数字电路设计及FPGA应用2014.ppt

FPGA设计流程cont QuartusII使用简介 新建工程project 工程中添加文件 选择器件 编译 配置管脚 烧入器件 Thanks！ 页数 ? * 数字电路设计及FPGA应用 学习的效果 学习的效果 =学习的意愿度×学习的内容 主要内容 数值进制概念及使用 数字电路中的基本器件和单元 逻辑电路和时序电路 设计实例 Verilog语言基础 FPGA概念及应用 Quartus II工具的使用 数值进制 十进制； 二进制； 十六进制。 十进制 逢十进一 个十百千等对应以10为底加权系数0，1，2，3… … 如8932，8对应的加权系数为3， 9对应的加权系数为2，3对应的加权系数为1， 2对应的加权系数为0。 8932=8*103+9*102+3*101+2*100 二进制 逢二进一 每位对应以2为底加权系数0，1，2，3… … 如1101，从左数第一个1对应的加权系数为3，第二个1对应的加权系数为2，第三个0对应的加权系数为1，第四个1对应的加权系数为0。 1101=1*23+1*22+0*21+1*20 =8+4+0+1 =13d 十六进制 逢16进一，二进制一种特殊表示方法。 对应0、1、……9、A、B、C、D、E、F(十进制0~15) 数据位从右到左每位对应以16为底加权系数0，1，2，3… … 如