TMS320C54x的结构原理.pptVIP

重复执行单条指令 指令：RPT 重复执行下条指令 RPTZ 重复执行下条指令，累加器清零 由重复计数器（RC）管理 重复执行次数＝（RC）＋1 操作数N的最大值为65535，即重复执行单条指令的最大次数为65536 表1－26 重复操作时变成单周期的多周期指令 优点：使一些多周期指令变成单周期指令 指令 说明 周期 FIRS 对称FIR滤波器 3 MACD 带延迟的乘法，并将乘法结果加到累加器 3 MACP 乘法，并将乘法结果加到累加器 3 MVDK 在数据存储器之间传送数据 2 MVDM 将数据存储器中的数据传送至MMR 2 MVDP 将数据存储器中的数据传送至程序存储器 4 MVKD 在数据存储器之间传送数据 2 MVMD 将MMR中的数据传送至数据存储器 2 MVPD 将程序存储器中的数据传送至数据存储器 3 READA 以累加器A中的数作地址读程序存储器，并将读出的数据传至数据存储器 5 WRITA 将数据存储器中的数据，按累加器A为地址传送至程序存储器 5 表1-26 重复操作时变成单周期的多周期指令 注：表中给出的周期数，均为指令不重复操作时的周期数。 程序块重复操作 指令：RPTB 重复执行下个程序块 由块重复计数器（BRC）、块重复起始地址寄存器（RSA）和块重复结束地址寄存器（REA）管理 重复执行次数＝（BRC）＋1 举例： 执行结果：RPTB的下条指令至NEXT的上一条指令之间的程序块重复执行100次 复位操作 复位是一个不可屏蔽的外部中断，它可以在任何时候使C54x进入已知状态。 至少5个时钟周期的低电平 复位后（ 信号变高电平），处理器从FF80h处取指，并开始执行程序。 ___ 复位期间的操作 将中断向量指针IPTR置成1FFh 将PMST中的 位置成与引脚 相同的数值 将PC置成FF80h 扩展的程序计数器XPC寄存器清0 不管 状态如何，将FF80h加到地址总线 数据总线变成高阻状态 控制线均处于无效状态 产生 （中断响应）信号 中断方式位INTM置1，关闭所有的可屏蔽中断 中断标志寄存器IFR清零 产生同步复位信号( )，对外围电路初始化 ___ 复位期间的操作 复位时各状态位的初始值 注意：SP及其它状态位没有初始化。因此，用户在程序中必须对它们进行适当的初始化。 ARP=0 CLKOFF=0 HM=0 SXM=1 ASM=0 CMPT=0 INTM=1 TC=1 AVIS=0 CPL=0 OVA=0 XF=1 BRAF=0 DP=0 OVB=0 C=0 DROM=0 OVLY=0 C16=0 FRCT=0 OVM=0 中断 中断是由硬件驱动或软件驱动的信号。 由程序指令（INTR、TRAP 或RESET）要求的软件中断。 由外围设备发出的硬件中断 ▲(1) 来自外部中断输入口的外部硬件中断信号 ▲( 2) 受片内外围电路信号触发的内部硬件中断信号 中断类型 可屏蔽中断：可以用软件屏蔽或开放的硬件和软件 中断。最多支持16 个（SINT15～SINT0） 非屏蔽中断：这些中断是不能够屏蔽的。软件中断和两个外部硬件中断 和 ___ 中断标志寄存器IFR 存储器映像的CPU寄存器 当中断出现时，相应的标志位置1，直到中断得到处理为止。 以下情况下，中断标志位清0： 1、复位； 2、中断得到处理； 3、将1写到IFR的某一位（相应位变成0），相应的尚未处理完的中断被清除； 4、利用相应的中断号执行INTR指令，相应的中断标志位清0 图1-16 TMS320VC5402 IFR 寄存器图 中断屏蔽寄存器（IMR） 存储器映像的CPU寄存器 屏蔽外部和内部中断 开放中断： ▲(1) 状态寄存器ST1中的 INTM＝0 ▲(2) IMR中的相应位为1 注意： 和 不能被中断寄存器IMR屏蔽 图1-16 TMS320VC5402 IMR 寄存器图 中断处理过程 1. 接受中断请求 ▲当发生硬件或软件指令请求中断时，IFR相应位置1 （ 和 除外）。 2. 响应中断 ▲对软件中断和非屏蔽中断，