第7章可编程逻辑器件.pptVIP

（6）保存文件。在File菜单中选择Save As…或Save，如是第一次保存，需输入文件名。 （7）建立默认的符号文件。在层次化设计中，如果当前编辑的文件不是顶层文件，则往往需要为其产生一个符号，将其打包成一个模块，以便在上层电路设计时加以引用。建立符号文件的方法是，在File菜单中选择Create Default Symbol项即可。 2．建立HDL设计文件 （1）打开文本编辑器。在管理器窗口的File 菜单中选择New…打开New列表框。选择Text Editor File， 此时便会出现一个文本编辑窗口。点击OK。 （2）选择HDL种类。在File菜单中选择Save As…或Save，或在工具栏点击按钮，打开Save As对话框，键入文件名并选择文件扩展名，MAX+plusⅡ支持3种HDL：VHDL、Verilog HDL和Altera HDL，对应的扩展名依次为vhd、v和tdf。这一步也可以等到HDL源码输入完以后再做，但先确定HDL种类可以在键入HDL源码时自动检查并显示其中的语法错误。 （3）输入HDL源码。 （4）保存文件。在File菜单中选择Save，保存输入的HDL源码。 （5）建立默认的符号文件。与由原理图生成符号文件的方法一样。 7.3.3 设计实现 1．编译与网络表提取 运行编译器的方法：在MAX+plusⅡ菜单中选Compiler选项。启动编译器后首先进行编译与电路网络表提取工作。做完这一工作后编译器便停下来等待用户的指示。如果编译中未发现错误，则可以点击窗口中的Start，接着做设计实现的工作。 2．参数设置 编译器有很多参数设置，但并不是每一项都需要用户去设置，有些设置编译器可自动选择（如器件选择、引脚分配等），而其他的设置往往有默认值。 3．运行设计实现 做好必要的设置后，在编译器窗口中按Start就可以连续执行后续的设计步骤，产生的数据文件的扩展名会出现在各个执行框的下方。 7.3.4 设计校验 1．建立波形文件 （1）打开波形图编辑器。在管理器窗口的File菜单中选择New…打开New列表框。选择Waveform Editor File和.scf项，按OK。此时便会出现一个波形图编辑窗口。 （2）设定时间参数。从File菜单中选择End Time…项，键入仿真结束时间，按OK。在Options菜单中选择Grid Time…项，键入显示网格间距的时间，按OK。 （3）确定需观察的信号。在Node菜单中选择Enter Nodes From SNF…（SNF指仿真网络表文件）项，打开Enter Nodes From SNF对话框。在Type框中选择信号类别，最常用的是Input和Output（输入、输出）。点List按钮，将所选类别的所有信号均列于Available Nodes Groups框中。从Available Nodes Groups框中选择信号，然后按“=”箭头，使所选信号名进入Selected Nodes Groups框。按OK，所选信号将出现在波形图编辑窗口中。然后根据需要编辑输入波形。最后在File菜单中选择Save As…或Save。如是第一次保存，需输入文件名。 2．运行仿真程序 在MAX+plusII菜单中选Simulator选项，打开仿真对话框。按Start开始仿真。仿真结束后按Open SCF，在波形编辑窗口中将显示出仿真结果（波形）。 3．仿真结果分析 仿真结果分析由用户人工进行。 7.3.5 下载编程 1．选择编程文件 在编程界面下，从File菜单中选择Convert SRAM Object Files…命令可以由*.SOF文件产生*.POF文件，选择Save Programming Data As…命令可读出已编程器件中的数据或由*.JED文件生成*.POF文件。 2．下载编程步骤 （1）打开编程窗口。在MAX+plusII菜单中选Programmer选项，打开编程窗口。 （2）硬件连接。在编程界面下，从Options菜单中选择Hardware Setup…，再在Hardware Setup对话框中选择ByteBlaster或BitBlaster，然后用下载电缆将PC机并口（若选ByteBlaster）或串口（若选BitBlaster）与电路板上的PLD连接起来（通过接插件）。请注意：这一步工作最好在关断PC机和电路板电源的情况下进行，可以在开机前预先接好。 （3）选择编程文件。默认情况下，编程文件已根据当前项目名选好，并显示在编程窗口的右上角。如果发现编程文件名不对，可在File菜单中点Select Programming File…项进行选择。 （4）下载。在编程窗口中按Program（对CPLD或配置用EPROM，此时文件为*.POF）或