第14讲触发器和时序逻辑电路.ppt

二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器FF0每来一个脉冲就翻转一次； FF1：当Q0=1时，再来一个脉冲则翻转一次； FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 Q3 Q2 Q1 Q0 十进 制数 二进制数 计数 脉冲数 0 0 0 0 0 16 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 9 10 11 12 13 14 15 Q3 Q2 Q1 Q0 十进 制数 二进制数 计数 脉冲数 四位二进制加法计数器的状态表 四位二进制同步加法计数器级间连接的逻辑关系 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。 触发器翻转条件 J、K端逻辑表达式 J、K端逻辑表达式 FF0 每输入一C翻一次 FF1 FF2 FF3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q1 = Q0 = 1 J2 =K2 = Q1 Q0 Q2 = Q1 = Q0 = 1 J3 =K3= Q2 Q1 Q0 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 J3 =K3 = Q2 Q1 Q0 （加法） （减法） 计数脉冲同时加到各位触发器上，当每个到来后 触发器状态是否改变要看J、K的状态。 Q FF3 Q FF2 Q FF1 Q FF0 Q3 Q2 Q0 Q1 CP J K J K J K J K 由主从型 JK 触发器组成的同步四位二进制加法计数器 最低位触发器FF0每一个脉冲就翻转一次； FF1：当Q0=1时，再来一个脉冲则翻转一次； FF2：当Q1=Q0= 1时，再来一个脉冲则翻转一次。 FF3：当Q2=Q1 = Q0=1 时再来一 个时钟FF3翻转。 74LS161型四位同步二进制计数器 (a) 外引线排列图； (b) 逻辑符号 A0 A1 A3 A2 UCC:16 GND:8 EP ET CP LD RD 3 4 5 6 11 12 13 14 15 Q0 Q3 Q1 Q2 RCO 74LS161 7 10 2 9 1 A0 1 CP 2 3 4 RCO 5 A3 6 EP 7 GND 8 9 11 10 12 13 14 15 16 +UCC 74LS161 LD A1 A2 ET Q0 Q3 Q1 Q2 RD (a) (b) 0 1 1 1 1 ? ? 1 1 0 ? ? 0 RD CP EP ET ? ? ? 表21.3.4 74LS161型同步二进制计数器的功能表 ? ? ? 0 1 1 1 LD 输 入 输 出 Q3 Q2 Q1 Q0 A3 A2 A1 A0 ? d3 d2 d1 d0 ? ? ? d3 d2 d1 d0 计 数 保 持 保 持 0 0 0 0 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 解：1. 写出各触发器 J、K端和CP端