- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
?
存储系统
(习题参考答案1.有一个具有20位地址和32位字长的存储器,问:(1) 该存储器能存储多少个字节的信息?(2) 如果存储器由512K×8位SRAM芯片组成,需要多少芯片?(3) 需要多少位地址作芯片选择?解:(1)∵ 220= 1M, ∴ 该存储器能存储的信息为:1M×32/8=4MB (2)(10K/512K)×(32/8)= 8(片) (3) 需要1位地址作为芯片选择。选择两个512K×32位的存储体2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:(1) 每个模块板为1024K×64位,共需几个模块板?(2) 个模块板内共有多少DRAM芯片?(3)主存共需多少DRAM芯片? CPU如何选择各模块板?
解:(1)×64位,每个模块板K×64位×64位共需模块板数为m: m=(226×64位)/(220×64位= 64 (块) (2). 设每个模块板内有DRAM芯片数为n: n=(/) ×(64/16)=16 (片) (3) 主存共需DRAM芯片为:m×n = 64×16=1024 (片) 每个模块板有16片DRAM芯片,容量为1024K×64位,需20根地址线(A19~A0)完成模块
板内存储单元寻址。一共有64块模块板,采用6根高位地址线(A25~A20),通过6:64译码器译码,产生片选信号对各模块板进行选择。
3. 用16K×8位的DRAM芯片组成64K×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?
解:(1)组成64K×32位存储器需存储芯片数为N=(64K/16K)×(32位/8位)=16(片)每4片组成16K×32位的存储区,有A13A0作为片内地址,用A15A14经2:4译码器产生片选信号 ,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步刷新的间隔时间为: 则两次刷新的最大时间间隔发生的示意图如下 可见,两次刷新的最大时间间隔为tmax tmax=15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为tR tR =0.5×128=64 (μS)
7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写), (访存),要求:(1) 画出地址译码方案。(2) 将ROM与RAM同CPU连接。解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址,而RAM需13位片内地址,故可用A15A13三位高地址经译码产生片选信号,方案如下:
(2)
8. 存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位,总线周期τ = 10ns .问顺序存储器和交叉存储器的带宽各是多少?解:信息总量: q = 64位 ×8 =512位 顺序存储器和交叉存储器读出8个字的时间分别是: t2 = m T = 8×100ns =8×10 (s) t1 = T + (m - 1) = 100 + 7×10 = 1.7 ×10 (s) 顺序存储器带宽是: W2 = q / t2 = 512÷(8×10 )= 64 ×10(位/ S) 交叉存储器带宽是: W1 = q / t1 = 512÷(1.7 ×10)= 301 ×10 (位/ S)
9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。解:先求命中率h h=nc/(nc +nm )=2420÷(2420+80)=0.968 则平均访问时间为ta ta=0.968×40+(1-0.968
您可能关注的文档
- PM分区 PartitionMagic 分区魔术师 格式化硬盘 详细图解知识.doc
- 通用数控代码编译系统研究和实现.pdf
- PM门机调试文件知识.pdf
- 第七章 控制器选型指导手册.pdf
- PNP及NPN的区别.pdf
- 第七章 六年级信息技术下第6课.ppt
- POBO使用说明教材.doc
- 统计图表FineReport及水晶报表的比较.pdf
- 第七章 鲁班安装帮助说明—视图(V15.1.0).pdf
- POCO C++库学习及分析 -- 文件系统.docx
- 贵州省贵阳市大学子弟学校2022年高三地理上学期期末试卷含解析.pdf
- 贵州省2023届高三高考备考指导解压卷数学(理)试卷(含答案).pdf
- 贵州省毕节市黔西县2022年中考试题猜想语文试卷含解析.pdf
- 贵州黔东南-word解析-2020中考数学试卷中考真题卷.pdf
- 贵州黔东南-扫描真题+答案-2020中考数学试卷中考真题卷.pdf
- 贵州省毕节市2022年中考数学试卷解析版.pdf
- 贵州省从江县市级2022年中考物理模拟试题含解析.pdf
- 贵州省贵阳市2019年中考数学试卷【含答案】.pdf
- 贵州省贵阳市2019年中考英语试卷.pdf
- 贵州省贵阳市2021年中考数学试卷【含答案】.pdf
文档评论(0)