第02章80C51的结构和原理.pptVIP

二、8051单片机存储器组织结构 三、程序存储器 1 、程序存储器的作用: (1)存放程序 (2)表格数据 2、程序存储器地址分配 0003H～000AH 外部中断0中断地址区 000BH～0012H 定时/计数器0中断地址区 0013H～001AH 外部中断1中断地址区 001BH～0022H 定时/计数器1中断地址区 0023H～002AH 串行中断地址区 四、数据存储器 1、外部数据存储器 外部数据存储器以16位DPTR和@Ri内容作为地址指针,可寻址64KB空间.用MOVX指令. 1、通用工作寄存器区 (5) 数据指针（DPTR）。数据指针为16位寄存器。编程时，DPTR既可以按16位寄存器使用，也可以按两个8位寄存器分开使用，即: DPH DPTR高位字节 DPL DPTR低位字节 (6) 堆栈指针（SP—Stack Pointer）。堆栈是一个特殊的存储区，用来暂存数据和地址，它是按“先进后出”的原则存 单片机各种周期的关系图 存储 器结构 1234567891011121314 2827262524232221 201918171615 EPROM 2764 1234567891011121314 2827262524232221 201918171615 EPROM 2764 1234567891011121314151617181920 4039383736353433323130292827262524242221 1234567891011121314 2827262524232221 201918171615 RAM 6264 1234567891011121314 2827262524232221 201918171615 RAM 6264 8031 8751 8051 89C51 片内 RAM 片内 ROM 256B（字节） 4K 64K 存储 器结构 2.3 并行输入/输出接口 P0口是一个三态双向口，可作为地址/数据分时复用口，也可作为通用I/O接口。其1位的结构原理如图2.9所示。P0口由8个这样的电路组成。锁存器起输出锁存作用，8个锁存器构成了特殊功能寄存器P0；场效应管(FET)V1、V2组成输出驱动器，以增大带负载能力；三态门1是引脚输入缓冲器；三态门2用于读锁存器端口；与门3、反相器4及模拟转换开关构成了输出控制电路。 2.3.1 P0口 1、P0口的结构 并行口P0 图2.9 P0口1位结构图 并行口P0 双向三态输入输出端口。 P0口身兼两职，既可作为地址总线（AB0-AB7），也可作为数据总线（DB0-DB7）。 作为通用I/O时，是一个漏极开路电路。需外接上拉电阻。 作为地址/数据总线使用时，不需处接上拉电阻。 P0可驱动8个LSTTL，其它I/O口可以驱动4个LSTLL。 P0口的特点 并行口P0 2．地址/数据分时复用功能 当P0口作为地址/数据分时复用总线时，可分为两种情况：一种是从P0口输出地址或数据，另一种是从P0口输入数据。在访问片外存储器而需从P0口输出地址或数据信号时，控制信号应为高电平1，使转换开关MUX把反相器4的输出端与V1接通，同时把与门3打开。当地址或数据为1时，经反相器4使V1截止，而经与门3使V2导通，P0.x引脚上出现相应的高电平1； 当地址或数据为0时，经反相器4使V1导通而V2截止，引脚上出现相应的低电平0。这样就将地址/数据的信号输出。 并行口P0 3．通用I/O接口功能 当P0口作为通用I/O口使用，在CPU向端口输出数据时，对应的控制信号为0，转换开关把输出级与锁存器Q端接通，同时因与门3输出为0使V2截止，此时，输出级是漏极开路电路。当写脉冲加在锁存器时钟端CLK上时，与内部总线相连的D端数据取反后出现在Q端，又经输出V1反相，在P0引脚上出现的数据正好是内部总线的数据。当要从P0口输入数据时，引脚信息仍经输入缓冲器进入内部总线。 (1) 在输出数据时，由于V2截止，输出级是漏极开路电路，要使“1”信号正常输出，必须外接上拉电阻。 并行口P0 (2)P0口作为通用I/O口使用时，是准双向口。其特点是在输入数据时，应先把口置1(写1)，此时锁存器的Q端为0，使输出级的两个场效应管V1、V2均截