D05_数字钟设计QII_Verilog.pptVIP

多功能数字钟设计 一、设计任务 五、多功能数字钟的设计思路 六、EDA软件的使用（现场演示） 二、实验的步骤与要求 四、自学内容与学习要求 三、实验进度安排 一、任务： 用FPGA器件和EDA技术 实现多功能数字钟的设计 已知条件 Quartus II软件 FPGA实验开发装置 基本功能 以数字形式显示时、分、秒的时间； 小时计数器为同步24进制； 要求手动校时、校分。 选做功能(1) 任意闹钟 选做功能(2) ： （1）仿广播电台正点报时； （2）定点闹时。 （3）小时为12/24进制可切换 （4）报正点数（几点响几声） 熟悉EDA软件的使用； 拟定数字钟的组成框图，划分模块； 采用分模块、分层次的方法设计电路； 各单元模块电路的设计与仿真； 总体电路的设计与仿真； 总体电路的下载与调试。 设计可以采用原理图或HDL语言。 二、实验的步骤与要求 三、实验进度安排 第一次完成：模块1、2－60进制、24进制同步计数器设计与仿真； 第一次完成：顶层模块－调用模块1、2组成数字钟主体电路，并完成引脚分配、编译、仿真、下载与调试等。 第二次完成：扩展电路（校时、任意时刻闹钟 等）实验。 四、自学的内容与学习要求 第7章（p235） 7.2 多功能数字钟电路设计 第9章 （P310） 9.4 可编程