网站大量收购独家精品文档,联系QQ:2885784924

DSP课程设计-基于DSP实现音频变声与自动增益控制.doc

DSP课程设计-基于DSP实现音频变声与自动增益控制.doc

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
DSP课程设计-基于DSP实现音频变声与自动增益控制

DSP课程设计 实 验 报 告 基于DSP实现音频变声与自动增益控制 院(系): 电子信息工程学院自动化0705 设计人员:秦悦 陈慧丽 学号 成绩: 工程设计50 报告20 答辩30 总分 评语: 指导教师签字: 日期: 目 录 一、设计任务书…………………………………………………………1 二、设计内容……………………………………………………………5 三、设计方案、算法原理说明…………………………………………10 四、程序设计、调试与结果分析………………………………………15 五、设计(安装)与调试的体会………………………………………25 六、参考文献……………………………………………………………26 课程设计成绩评定 姓 名 电 话 学 号 专业、班级 课程设计题目 基于DSP实现音频变声与自动增益控制 软件设计与调试30% 实现的技术指标 分数 答辩 30% 回答问题的正确性、逻辑思维清楚、语言表达的准确性 分数 课程设计报告 20% 书写规范、表达清楚、 分数 发挥 20% 有创造性 分数 成绩 (优、良、中、及格、不及格) 指导教师签字: 设计任务书 利用McBSP、Codec、DMA传输和中断调用,基于DSP实现以下任务 1)通过欠采样与过采样来实现男女声音之间的转换 2)音频扩放系统的自动增益控制(AGC)调整和大小声音转换。通过计算机的媒体播放器或者其他音频播放器向实验板送入音频信号,再由实验板的音频输出端的耳机听到清晰的音乐或者语音,调整计算机音量的大小,在耳机听到的声音大小几乎保持不变。 设计内容 1)实验目的 建立信号处理系统的概念,学会使用DSP集成开发环境的使用和调试方法; 掌握DSP课程设计的基本方法,巩固信号处理的基本理论知识; 熟悉McBSP、DMA的功能和外部结构,掌握其寄存器的设置; 掌握McBSP串口的数据发送和接收流程及DMA的中断调用处理; 掌握McBSP、DMA及其中断应用程序的编写方法; 实现变声及自动增益控制(AGC)算法并实现; 实验原理 概说 TMS320VC5402是TI公司C54x系列定点DSP芯片中的新产品它集中了此系列早期产品的优点,并提供了许多新的功能,开发和使用更加方便。C5402具有灵活的指令系统和操作性能,它可选择助记符指令或算术指令作为编程指令,同时支持汇编语言和C语言的单独或混合编程。C5402采用改进的Harvanl处理结构,指令流水线操作。计算和处理速度很高,系统单指令周期可达到10ns。在片内提供16k的RAM用作程序和数据存储,其最大可扩展寻址空间为1M字节。C5402提供的McBSP串口和DAM数据传送方式极大地方便它在通信领域的应用和开发。C5402由于其高性能价格而成为当前语言和静态图象处理和主流产品。本文主要介绍C5402和McBSP原理、配置以及DAM方式下如何实现利用McBSP的通信及中断调用来实现男女变声及自动增益控制(AGC)。 McBSP的主要功能 高速、全双工、多通道缓存串行口McBSP,每个串行口可以支持128通道,速度达100Mbit/s。McBSP是在标准串行接口的基础之上对功能进行扩展,因此,具有与标准串行接口相同的基本功能: 全双工通信 拥有两级缓冲发送和三级缓冲接收数据寄存器,允许连续数据流传输 为数据发送和接收提供独立的帧同步脉冲和时钟信号 能够与工业标准的解码器、模拟接口芯片(AICs)和其他串行A/D和D/A设备直接连接 支持外部移位时钟或内部频率可编程移位时钟。 McBSP的工作过程 C5402的McBSP的接口信号包括:接收数据DR、发送数据DX、发送时钟CLKX、接收时钟CLKR、接收帧同步 FSR、发送帧同步FSX和外部输入时钟CLKS。其内部结构如图1所示。其中内部数据的发送和接收移位及缓存;时钟和帧同步生在与控制模块实现McBSP数据传输波特率设置以及同步传输时同步信号的产生的判断;C5402提供了多信道传输模式,通过多信道选择模块过行配置;CPU和DMA中断模块用于触发CPU或DMA控制器的中断响应。 McBSP通过引脚DX和DR实现DSP与外部设备的通信数据交换。其中DX完成数据的发送,DR用来接收数据。同时通过CLKX、CLKR、FSR和FSX实现时钟和帧同步控制。DSP通过McBSP的16位控制寄存器接入内部外设总线。 通过McBSP发送数据时,CPU或DAM控制器将被发送数据写入数据发送寄存器DXR[1,2]。否则,则等待将XSR[1,2]中的数据全部移到DX脚发送之后才将DXR[1,2]中的值复制到XSR[1

文档评论(0)

zhuliyan1314 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档