利用VHDL语言进行数字钟的设计.doc

北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报告题目： 利用VHDL语 言 进行数字钟的设计 作者所在系部： 电子工程系 作者所在专业： 自动化 作者所在班级： B08221班 作 者 姓 名 ： 杨怀勇 指导教师姓名： 崔瑞雪 完 成 时 间 ： 2010-12-2 内 容 摘 要 在现今社会，动手能力的要求越来越高。而作为在校的学生，更要把握机会提高自己的动手能力。而这次的课设更是给了我们这样的一个机会，。 本次EDA实验课设的题目是利用VHDL语言进行数字钟的设计。其要求设计的数字钟去有如下功能： 其一，具有时，分，秒计数显示功能，其中，要求以二十四小时循环及时； 其二，具有清零，调节小时，分钟功能； 其三，具有整点报时功能，而且在整点报时的同时LED灯花样显示。 为了达到上述功能的实现，就要求我们对可编程逻辑器件，计数器，显示器有一个初步的了解，并且，能掌握它们的工作原理。另外，更是要理解和掌握EDA的VHDL语言的编程方法，否则，编程将无法进行。 目 录 内容摘要 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。1 课程设计任务书 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 2 三，设计目的及该设计的硬件要求 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。3 四，根据设计要求决定的电路原理 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 4 五，数字钟各模块的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 5 (1)顶层文本的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 6 (2)秒计数器的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 7 (3)分计数器的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 8 (4)小时计数器的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 9 (5)报警文本的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。10 (6)时间数据扫描分时选择模块文本的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。11 (7)译码器文本的设计 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。12 六，数字钟各模块连接示意图 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。13 七，课设心得体会 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 14 课程设计任务书 课题名称 利用VHDL语言进行数字钟的设计 完成时间 12-2 指导教师 崔瑞雪 职称 教授 学生姓名 杨怀勇 班 级 B08221 总体设计要求和技术要点 其一，具有时，分，秒计数显示功能，其中，要求以二十四小时循环及时； 其二，具有清零，调节小时，分钟功能； 其三，具有整点报时功能，而且在整点报时的同时LED灯花样显示。 工作内容及时间进度安排 首先，对各模块编程，并且对VHDL语言编写的程序进行编译； 其次，对各模块进行打包，封装； 最后，将各模块连接，生成数字钟示意图，并编译，仿真，进行电路板连接及观察电路板的显示。 课程设计成果 1．与设计内容对应的软件程序 2．课程设计报告书 3．成果使用说明书 4．设计工作量要求 设计目的及该设计硬件要求 设计目的 （1），掌握多位计数器相连的方法； （2），掌握十进制，六进制，二十四进制计数器的设计方法； （3），巩固多位共阴极扫描显示数码管的驱动及编码； (4 )，掌握扬声器的驱动； (5 )，掌握LED灯的花样显示； （6），掌握CPLD技术的层次化结构化设计。 设计硬件要求 主芯片EPF10K10LC8