第五章集成触发器.ppt

注： CP Q1 Q1 1S 1R C1 Q Q 1S’ 1R C1 CP 1 R S 主从触发器的输出信号虽是的CP脉冲的下降沿发生变化，但它不是边沿触发器。 在CP脉冲的下降沿的前一瞬间，若输入信号R、S相异，则输出就由R、S直接确定；若同时为0，则要进一步分析CP＝1期间的RS信号。 CP Q1(1S’) S R Q 5.3 触发器的逻辑功能及描述方式 一、RS触发器 1、功能表 R S 0 1 1 0 1 1 0 0 保持 置1 置0 Qn＋1 不定 2、特性方程 （约束条件） 3、状态转换图 状态图是反映触发器的状态转换与输入信号取值之间关系的几何图形，是描述触发器逻辑功能的另一种方法。 图中圆圈内的数字表示触发器的状态，箭头表示触发器状态的转换方向，箭头旁边标注的是实现相应转换的输入信号取值，×表示任意取值。 0 1 S = 1 R＝0 S = 0 R =× R = 0 S =× R = 1 S＝0 二、JK触发器 主从RS触发器的缺点： 使用时有约束条件 RS=0 1．主从JK触发器电路结构 为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。 器 Q 9 发 触 主 Q 2 G 3 从 G 触 Q 1 G 器 Q 发 1 G G G G