第五节_1 内存贮器接口.pptVIP

* 第5章 内存储器及其接口 5.1 半导体存储器 存储器: 存放程序和数据的部件 内存(主存储器): 直接连接总线上，通常由半导体存储器组成。 外存(辅助存贮器): 经接口电路与总线相连接，存放永久保存的程序和数据,通常指磁盘、磁带、光盘等。 字节：8位存储单元组成的一个基本存储单元。 字：CPU的字长组成的一个存储单元。 字长：字的二进制位数。字有4位、8位、16位、32位、64位等。 芯片存储容量：存储芯片容纳的二进制信息量。 存储容量=字数×位数 概念及术语 5.1 半导体存储器 半导体存贮器的分类 半导体存储器 RAM ROM 存取方式分 双极性 MOS 静态 动态 电路结构分 掩膜ROM PROM EPROM EEPROM 电路结构分 双极型RAM： 晶体管为基本存储电路元件。 集成度较低，功耗大，成本高。 存取速度高，如L1，L2缓存。 MOSRAM： 工艺简单、成本低 集成度高、功耗低 存取速度不如双极性 RAM: 只读存贮器。 ROM: 随机读写存贮器。 5.1 半导体存储器 静态RAM(SRAM)： 基本存储电路由6管构成。 集成度高于双极型，低于动态RAM 。 功耗比双极型低，但比动态RAM高。 不需要刷新。 RAM 双极性 MOS 静态 动态 电路结构分 行 选 通 线 位 线 列 选 通 线 D D V D D ( 5 V ) V G G T 4 T 3 T 6 T 5 T 2 T 1 V s s ( 0 V ) 5.1 半导体存储器 动态RAM(DRAM)： 基本存储电路由单管电路组成，电容存储电荷保存信息。 集成度高。 功耗比静态RAM低，价格比静态RAM便宜。 因动态存储器靠电容来存储信息，存在泄漏电流，故要求刷新，通常要求每隔2ms刷新一遍。 RAM 双极性 MOS 静态 动态 电路结构分 数据线 字选择 CT CD 5.1 半导体存储器 只读存储器ROM: 掩模ROM 这种ROM是在制作集成电路时，用定做的掩模进行编程的。制造完毕，存储器的内容就被固定下来，只能读，不能改变。 ROM 掩膜ROM PROM EPROM EEPROM 电路结构分 可编程序的只读存储器： PROM(Programmable ROM) 允许用户对它进行一次性的编程。 掩模ROM PROM 熔丝 5.1 半导体存储器 ROM 掩膜ROM PROM EPROM EEPROM 电路结构分 能够进行多次改写的ROM称为EPROM。且需要专用的EPROM写入器。擦除时需用紫外线光源照射(整个芯片的内容都被擦除),写入必须提供+12.5V~25V的电压 。 Intel 2716、2732、2764、27512 可擦除的EPROM(Erasable PROM) 基片 源极 - - - - - - - - 漏极 电极导体 浮置栅 二氧化硅 EPROM 晶体管导通状态 +5V 0V 击穿电流 - - - -- - - - - - - - - - - - - - - - - - - + + + + + 5.1 半导体存储器 能够用电信号进行多次改写的ROM存储器。使用方便,芯片可直接在插件板上擦除或改写(可按字节进行)。存取速度较慢，价格较贵。 如：Intel 28F010，29C020等。可以在+5V的电压下正常读取，但写入必须提供+12V的电压 。 电可擦除的E2PROM(Electrically Erasable PROM) 新一代可编程只读存储器FLASH(快闪存储器) BIOS、U盘多为这种类型 5.1 半导体存储器 对芯片内存储单元寻址，采用地址译码予以实现。常用的地址译码有两种方式，即单译码和双译码方式。 RAM芯片内内部的结构及工作原理 单译码方式 如图所示，单译码方式是一个N中取“1”的译码器，当字选择线的根数N很大时，内部的N=W0~WN-1必然也很大，占有的芯片资源也大，主要用于小容量的存储器， 5.1 半导体存储器 RAM芯片内内部的结构及工作原理 双译码方式 当字选择线的根数N很大时，N＝2P中的P必然也大，这时可将P分成两部分， N＝2p＝2x+y= 2x 2y ， 这样便可将N由X译码和Y译码两级译码得到。 现以P=10为例： N＝210＝25×25＝32×32=1024，即可选择1024个字的一位记忆单元。其译码结构如图所示。 5.1 半导体存储器