2 基本结构与编程技术.pdf

EDA技术基础 第二章 FPGA/CPLD基本结构与编程技术 PLD 概述 数字电路系统都可由基本门来构成：与、或、非、和传输门。 基本门可以构成两种电路：组合电路和时序电路。 任何组合电路可以由 “与或门”实现，任何时序电路可以由组合 电路加上存储元件来实现。 PLD：与或门 FPGA：SRAM查找表 输 输入 与 或 输出 输 入 缓冲 阵 阵 缓冲 出 … 电路 列 列 电路 … PLD 概述 PLD的发展历程 20世纪70年代 20世纪70年代末 20世纪80年代初 熔丝编程的 AMD公司 PROM和PLA 推出PAL GAL器件 器件 器件 20世纪80年代中期 20世纪80年代末 进入20世纪90年代后 内嵌复杂 FPGA器件 CPLD器件 功能模块 CPLD器件 的SoC EDA技术实现 目标 PLD的分类 按规模分类 PLD 可编程逻辑器件 （ ） 简单PLD 复杂PLD PROM PLA PAL GAL CPLD FPGA EDA技术实现 目标 从编程工艺上划分: 熔丝 (Fuse)型器件 反熔丝 (Anti-fuse)型器件 EPROM型。称为紫外线擦除电可编程逻辑器件 EEPROM型 SRAM型 Flash型 PLD基本原理 PROM 编程方式：或阵列编程，与阵列不可编程。 特点：利用率不高。 PLA 编程方式： PLA是与或阵列都可以编程。 特点：利用率高，但运行速度较低 PAL 编程方式：与阵列编程，或阵列不可编程。一次性可编程。 特点：运行速度有所提高，设计不够灵活、修改不方便 以上几种类型都已经淘汰 ！ 通用阵列逻辑器件GAL GAL （通用阵列逻辑器件） 首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复 编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。 GAL在 “与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固 定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输 出部分增加了输出逻辑宏单元OLMC (Output Macro Cell)。 编程方式：与阵列编程，或阵列不可编程。可反复编程。 特点：I/O不够灵活，内部资源较少、编程不方便。 复杂可编程逻辑器件CPLD CPLD （Complex Programmable Logic Device）