微机原理2体系结构1.pptVIP

* * 第二章 80X86系列微机的体系结构 8086存储器组织 8086CPU内部结构与高性能微处理器 80X86微处理器的寄存器结构 80X86微处理器引脚功能 80X86微处理器基本时序 第二章 80X86系列微机的体系结构 §2.1 8086存储器组织 一.8086系统存储器结构 关于8086: 8086有20根地址信号线，可以寻址的地址空间为220字节，即1M字节。 8086是16位的CPU，有16根数据总线。 8086的存储器以字节为单位进行编址。 字节 00000H 00001H 00002H FFFFEH FFFFFH 24H 12H 第二章 80X86系列微机的体系结构 §2.1 8086存储器组织 一.8086系统存储器结构 存储器的分体结构: 1M字节 512K字节 ＋ 512K字节 0 7 8 15 00000H 00001H 00002H 00004H FFFFEH 00003H 00005H FFFFFH 512K字节 512K字节 偶地址体 奇地址体 A0=1 A0=0 第二章 80X86系列微机的体系结构 §2.1 8086存储器组织 一.8086系统存储器的分体结构 存储器与总线的连接: D7 ~ D0 CS A18 ~ A0 512K?8 D7 ~ D0 CS A18 ~ A0 512K?8 D15 ~ D8 D7 ~ D0 A19 ~ A1 A0 BHE §2.1 8086存储器组织 一.8086系统存储器的分体结构 存储器与总线的连接: 第二章 80X86系列微机的体系结构 归纳： BHE A0 0 0 0 1 0 1 1 读写一个字 读写一个高字节 读写一个低字节 无效 §2.1 8086存储器组织 二.数据在存储器中的存放 第二章 80X86系列微机的体系结构 字节型数据可任意存放 1. 存放原则 字型数据遵循低字节放低地址，高字节放高地址。且最低字节所在的存储器单元的地址就是该字的地址。 双字型数据也遵循低字节放低地址，高字节放高地址。且最低字节所在的存储器单元的地址就是该字的地址。 §2.1 8086存储器组织 二.数据在存储器中的存放 第二章 80X86系列微机的体系结构 2. 对准存放方式与非对准存放方式 对准存放方式: 存放字（或双字）数据时，从偶地址开始存放。 非对准存放方式: 存放字（或双字）数据时，从奇地址开始存放。 对准存放方式比非对准存放方式在访问时速度更快 §2.1 8086存储器组织 第二章 80X86系列微机的体系结构 三. 存储器的分段 3.分段原则： 1.问题的提出 2.解决办法 各段起始单元的20位地址能被16整除。 低四位为0 每段长度≤64K（216）字节 段与段之间相对位置可任意。 §2.1 8086存储器组织 第二章 80X86系列微机的体系结构 三. 存储器的分段 4.段的类型： 代码段： 数据段： 堆栈段： 附加段： 放程序代码 放程序运行所需要的数据 特殊的数据区，存取数据按先进后出的顺序 辅助的数据区 当前正在使用的段称为当前段 当前段: 段寄存器: 存放当前段起始地址的高十六位（称为段基址）。 CS、DS、SS、ES §2.1 8086存储器组织 第二章 80X86系列微机的体系结构 三. 存储器的分段 5.物理地址与逻辑地址的关系： 物理地址： 逻辑地址： 段基址： 存储单元的真实地址，20位。 程序中涉及的地址，16位。 包括段基址和偏移地址 该单元相对于该段起始单元的偏移量 偏移地址: 该单元所在段的起始物理地址的高十六位。 物理地址=段基址?24＋偏移地址 20位 16位 16位 DS ES SS CS IP 数据暂存器 PSW标志 寄存器 执行部件控制电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 指 令 队 列 总线 接口控制电路 运 算 器 地址加法器 BIU EU 第二章 80X86系列微机的体系结构 §2.2 8086CPU内部结构与高性能微处理器 一.8086CPU的内部结构 BIU + EU 总线接口单元 执行单元 一.8086CPU的内部结构 关于CPU执行指令的工作方式: 顺序方式: 同一时刻里，只能进行一种操作，只有当上一步操作完成后，下一步操作才能开始。 并行方式: （流水方式） 取指1 执行1 取指2 执行2 取指1 执行1 取指2 执行2 同一时刻有多于一条的指令由不同的部件同时处理，完成不同的操作。这种操作方式称为流水方式。 第二章 80X86系列微机的