第4讲 计算机体系结构存储系统.ppt

目 录 第4章 存储系统 4.1 存储系统的层次结构与性能指标 4.2 并行存储器 4.3 虚拟存储器 4.4 高速缓冲存储器 4.5 三级存储系统 4.1 存储系统的层次结构与性能指标 存储系统设计的目标是以较小的成本使存储系统与处理机的速度相匹配，或者说达到与处理机相对应的工作速度和传输带宽，同时还要求存储系统有尽可能大的容量。速度、容量和价格是存储系统设计应考虑的3个主要因素。 4.1.1 存储系统的层次结构 存储系统的层次结构是指在构成存储系统的几种不同的物理存储器（M1~Mn）之间，配上辅助软、硬件或辅助硬件，使之从应用程序员来看，它们在逻辑上是一个整体，让存储系统的等效访问速度接近于最高层M1的访存速度，容量是最低层Mn的容量，每位价格接近于最低层Mn的每位价格。具有这种层次结构的存储系统能获得较高的性价比的重要依据是：程序对存储空间的访问具有程序访问局部性的特点 。 1. 程序访问局部性 程序访问局部性包括时间局部性和空间局部性两方面。 时间局部性是指程序在最近的未来要用到的信息很可能是现在正在使用的信息。 空间局部性是指程序在最近的未来要用到的信息很可能同现在正在使用的信息在存储空间位置上是相邻近的。 由于程序访问局部性，可以把存储空间位置相邻近的信息作为一“块”或一“页”放到容量最小且速度最快的第一级存储器M1中，在最近未来的一段时间内的多次连续访存都有很大可能会在M1的同一“块”或同一“页”中找到需要的信息，从而使访存的速度可接近M1的访问速度 2. 存储系统的多级层次结构 存储系统的n个存储器访问周期之间有T1T2…Tn 的关系，存储容量之间有S1S2…Sn的关系，单位容量平均价格之间有C1C2…Cn的关系。 3. 存储系统的透明性要求 在程序执行期间，CPU产生一个连续的逻辑地址流，逻辑地址需要变换为某个Mi 的物理地址，才能实现对Mi的访问。这种地址变换对程序员应该是透明的。 在两个相邻的存储器Mi和Mi+1之间调入和调出块或页的操作对程序员也应该是透明的。存储系统的这种透明性是由对存储系统进行管理的硬件和软件来自动实现的。 4. 三级存储系统 虚拟存储器（Virtual Memory）是针对主存容量不能满足要求而提出的。 Cache存储器（Cache Memory）是针对主存速度不能满足要求而提出的。 4.1.2 存储系统的性能指标 1. 存储容量 虚拟存储技术为用户设计了一个虚拟地址空间，这个虚拟地址空间比主存的实际地址空间要大得多，并采用像主存一样的随机访问方式。 2. 存储系统带 存储器被连续访问时能提供的数据传输速率称为存储器的最大带宽。 4. 命中率 若逻辑地址流指定的信息能在M1中被访问到的次数为N1，在M1中未被访问到的次数为N2，则命中率为 6. 访问效率 4.2 并行存储器 并行存储器（Parallel Memory）是指在一个存储器访问周期能并行访问到多个存储字的存储器，能有效地提高存储器的带宽。 并行存储器主要有2种，一种是单体多字并行存储器，另一种是低位交叉编址多体并行存储器。 4.2.1 单体多字并行存储器 单体多字并行存储器把存储器的存储字字长增加n 倍，以存放n 个指令字或数据字，所以，单体多字并行存储器的最大带宽比单体单字存储器的最大带宽提高n 倍。 单体多字并行存储器访问冲突概率大。访问冲突主要来自以下几个方面。 4.2.2 低位交叉编址多体并行存储器 1. 交叉编址方式 由m个存储体组成的多体并行存储器，其存储单元地址采用低位交叉编址的方法是：若每个存储体的容量均为n个存储字，则存储单元地址的低log2m位称为体号k，地址的高log2n 位称为体内地址i。 低位交叉编址的存储单元地址A的计算公式为： A=m×i+k 若已知地址A，则可计算出该存储单元所在存储体的体号k=A mod m，以及体内地址 。 2. 多体并行存储器的错位存储方法 对错位存储的n×n二维数组可以实现以下4种并行访问方式的无存储体冲突的访问： ① 并行访问数组任意一行的n个元素。 ② 并行访问数组任意一列的n个元素。 ③ 并行访问数组对角线的n个元素或任意一条子对角线的所有元素。 ④ 并行访问数组中任意一个 子数组的n个元素。 对n×n的二维数组错位存储时，要求存储体的个数 ，且m取质数。二维数组的任意元素ai j存储的体号和体内地址分别是： 4.3 虚拟存储器 在虚拟存储技术中，把程序经编译生成的访存地址称为虚拟地址（或称为虚地址），由虚地址表示的存储空间称为虚空间。程序代码运行时，必须先把虚地址转换成主存