第8章 中断及异常.pptVIP

可屏蔽中断处理程序通常由用户编写为一个过程，一般格式如下： INTER1 PROC FAR  PUSH AX ； 保护现场 PUSH BX  … ； 中断服务程序 STI ； 开中断， 以便允许多重中断  … ； 继续执行中断服务程序 (发中断结束命令) … POP BX ； 恢复现场 POP AX IRET ； 返回主程序 INTER1 ENDP 当用户使用类型n中断时， 一方面将外设接口的中断请求信号与8259A相应引脚相连，另一方面要根据类型号n求出中断矢量地址，并把中断处理程序首地址(中断矢量)送入矢量地址MOV AX， 0 ； 矢量表段址为0 MOV ES, AX MOV DI， n*4 ； 矢量地址送DI MOV AX， OFFSET INTER1； 中断处理程序首地址存入表内 CLD STOSW MOV AX， SEG INTER1 STOSW 异常、软件中断及非屏蔽中断的中断矢量号或由CPU固定分配好或由INT n指令提供。因此，不需要外设提供类型码(矢量号)。 当转入中断处理程序时，首先CPU按序将FLAGS、CS及IP寄存器的内容压入栈中。压入栈中的断点地址(CS及IP值)取决于中断类型。 注意： 若为陷阱，断点地址为引起陷阱的指令的后面一条指令的第一字节地址。 若为故障，则断点地址为引起故障的指令的第一字节地址。 然后，将FLAGS中的单步陷阱标志TF和中断标志IF清零。 最后，根据中断矢量号查得中断处理程序首地址， 转入中断处理程序。 8.8 中断优先级管理器8259A PIC D7~D0：和数据总线相连，实现和CPU数据交换 INT：和CPU的INTR相连，向CPU发中断请求 INTA：接收CPU的中断应答信号（两个负脉冲） A0：指出8259A的哪个端口被访问（两个端口地址） 与地址总线A1相连，保证用数据总线低8位和8259A交换数据　 IR7~IR0：接收外设的中断请求 CAS2~CAS0：指出具体的从片 SP#/EN#：此引腿是双向的（是否缓冲方式工作），作为输入(非缓冲方式)：决定本片是主片(SP#=1)还是从片；作为输出（缓冲方式）：使数据总线驱动器启动 输入：“1”主片 “0”从片。 INTA 8259A的级联控制CAS0、CAS1、CAS2、SP/EN 为什么I／O端口芯片的地址线A0要和8086微处理器的A1相连？ 在8086系统中，数据是16位的，CPU总是将高8位数据送 往奇地址，而将低8位数据送往偶地址。 2。对于8位I/O端口，如果将其数据线与CPU的数据线低8位相连，那么对I/O端口的读写就要求全部用偶地址。但是，在I/O芯片中，对端口的编址又是连续的。 3。将I／O端口芯片的地址线A0和8086微处理器的A1相连。在访问I/O端口时，将地址的A0位总是设为0。 4。从CPU的角度来看，对两个端口寻址时，使A0总是为0，而A1为1或者为0，即这两个端口用的是相邻的两个偶地址； 5。从8259A的角度来看，只有地址总线的A1和8259A的A0端相连，地址总线的A0未与8259A相连，所以，当地址总线的A1为0时，8259A认为是对偶地址端口进行访问，当地址总线的A1为1时，8259A认为是对奇地址端口进行访问，从而将两个本来相邻的偶地址看成是一奇一偶两个相邻地址。这样，又正好符合了8259A对端口地址的要求。 8259A与CPU的连接 D0-7 D0-7 WR RD WR RD INTR INT CS 地 址 译 码 器 M/IO AB 8 0 8 6 8 2 5 9 A A1 A0 INTA INTA 中断管理过程 中 断 源 中 断 申 请 中 断 请 求 寄 存 器 中断屏蔽寄存器 比较 中断优先权裁定 比较 当 前 中 断 服 务 寄 存 器 C P U 825