品产的高最保确,响影)CME( 容兼磁电的存闪及 耗功低降、 寸尺计.pdfVIP

MCU MCU MMCCUU实现高性能的工业自动化应用 转自“物联网在线文章” 对嵌入式控制系统开发人员来说，工业环境已对其形成日益严峻的挑战，究其主要原因，当 前系统和通讯堆栈变得越来越复杂，系统实时性和安全要求越来越严格，同时，这种趋势直 接影响到半导体组件的特性和技术规格。 为克服这些挑战，厂商发布新系列微控制器(MCU)，让开发人员实现要求苛刻的工业应用。 新系列产品拥有更高的性能、更大的储存容量以及针对工业应用最佳化的接口设备。这类的 产品在一颗芯片上整合多种功能，包括控制/调整功能和复杂的通讯堆栈。高整合度的优点 是，缩小印刷电路板空间，避免在不同的控制器间存在易受到电磁兼容性影响的连接电路， 并最佳化应用成本。 工业自动化市场的特点是多个通信协议并存，且实时应用需要高效能的操作系统。因此，软 件堆栈和操作系统成为选择微控制器的首要条件。例如，意法半导体(STMicroelectronics)为 使该公司的STM32微控制器更加完美，还增加一个兼容 Cortex 微控制器软件接口标准 (CMSIS)的硬件抽象层和其它韧体库，如可支持永磁同步马达(PMSM)的磁场定向控制 (FOC)。本文将介绍两家协力厂商专门为STM32F-2研发的工厂自动化软件IXXAT所开发支 持准确时间协议(PTP)的IEEE 1588协议软件包和PORT开发的Profinet通信堆栈。 针对工厂自动化量身打造 与上一代产品STM32-F1相比，STM32-F2在许多方面加以改进，性能更出色，且接口设备 接口更丰富。STM32-F2采用90纳米(nm)微影技术，处理速度达到120MHz，并使执行功耗保 持在合理水平(300μA/MHz)。这种微影技术的另一个好处是整合度更高，有助于降低应用的 系统级成本。 为充分发挥Cortex-M3内核的优异性能，意法半导体重新评估产品架构。新产品在120MHz 下拥有150DMIPS 的强劲性能(Dhrystone 2.1)，CoreMark 测试成绩取得254高分(2.120 CoreMark/MHz 通过EEMBC 认证)。STM32F-2因而进入Cortex-M 微控制器的第一阵营，这 个成绩归功于自我调整实时内存加速器(ART)。采用此种闪存存取管理技术后，应用程序代 码执行不再受闪存本身固有的等候状态的影响。虽然闪存的速度比内核本身慢三倍，但在程 序代码执行过程中不会出现等候状态，即便处理速度达到120MHz时也是零等候状态。因此， 新系列产品可大幅缩减设计尺寸、降低功耗和闪存的电磁兼容(EMC)影响，确保最高的产品 性能。 总线矩阵提高效能 除单纯的内核运算能力外，微控制器设计人员还必须考虑总线设计，在微控制器不同单元间 实现并行存取和数据传输，例如，内核和通信接口设备须要同时存取不同的内存。因此，主 要总线最终被设计成一个多层先进高性能总线(AHB)矩阵，最多支持六个同步数据流。 图1中的黑点代表在这个七层总线结构中，总线主控制器与从控制器的全部接口。为提高系 统的效能，静态随机存取内存(SRAM)被分成两个储存区SRAM1和SRAM2，SRAM1用于保 存基本堆栈和变量，而SRAM2则当作通信接口设备的框架缓冲区。以太网络和通用序列总 线(USB)接口设备都占用几千字节的先进先出(FIFO)储存空间，而且分别拥有一个各自专用 的直接内存存取(DMA)控制器。 图1 七层总线结构 除多个SRAM 分区外，该系统还有两个AHB 总线从控制器。同样地，这样的配置准许不同 的总线主控制器平行处理和同步存取不同的高速接口设备，例如加密处理器和通用输入输出 埠。AHB 从控制器和DMA 控制器都是双埠，这样设计允许在AHB 总线上直接连接DMA 控制器与高速接口设备，避免在总线矩阵和二级高速至低速桥上因延迟而降低性能。 外部内存接口又称静态储存控制器，可直接连接不同的异步和同步内存、NOR/NAND闪存、 SRAM、伪SRAM，甚至还能连接一个液晶显示器控制器，外存接口总线频率最高60MHz， 还能通过指令总线(I-Bus)获取中央处理器(CPU)内核指令。 内存加速器实时调整 意法半导体的自我调整实时内存加速器(图2)可让Cortex-M3内核释放最高的处理性能，虽然 闪存本身需要等候状态，但是，引入这项技术后，STM32-F2以120MHz 的速度从闪存执行 程序代码无等候状态。 图2 自我调整实时内存加速器结构 内存接口是128位，每次可取四至八个THUMB2指令。如果执行线性程