第八章 AM335X 内存配置.docVIP

我用的是镁光的芯片，通过在官网查找丝印第二行的序列号D9LHR，查得芯片型号MT47H64M16HR-3:H 接下来我们通过Ti的文档来配置这个芯片,点击链接我们可以看到芯片的参数信息。 depth 64MB width x16 clock 333MHZ cycleTime 3ns CL=5 EMIF一般配置寄存器 SDRAM_CONFIG（0x4C000008 @） -在这个寄存器的值，将取决于很多内存配置，用于配置初始化时内存不足。它们最终被写入到存储装置的模式寄存器。这里有一些提示来配置每个值： REG_SDRAM_TYPE -?LPDDR1（mDDR的）= 1，DDR2=2，DDR3 = 3 REG_IBANK_POS?-该寄存器设置bank内部的位置。请参阅“地址映射”部分TRM更多信息。这通常是留在bank允许的最大数量是开放的，允许它们之间的交错。 REG_DDR_TERM -?DDR2和DDR3终止电阻值。请参见TRM正确的价值观。设置终止内存方面期间为ODT（在模具Termaination上）。参考ODT节以获取更多信息。 REG_DDR2_DDQS -?DDR2差分DQS启用。设置为0时，使用单端DQS LPDDR（mDDR的）。差分DQS使用DDR2/DDR3时设置为1。 REG_DYN_ODT -这些位仅在DDR3模式。 REG_DDR_DISABLE_DLL -设置为0正常运行 REG_SDRAM_DRIVE -?SDRAM驱动强度。LPDDR1，你通常会设置为1半驱动强度。与LPDDR有些主板可能需要全驱动强度取决于电路板尺寸和跟踪阻抗。在DDR2方面，完整的驱动强度设置为0。 REG_CWL -?CAS写入延迟。这些位仅在DDR3模式下使用（对于其他类型的设备，这可以被设置为0）。此字段的值定义访问连接的DDR3器件时要使用CAS写入延迟。使用最佳的性能支持的最低值。此值应该直接从DDR3表。通常情况下，有速度斌取决于您所选择的设备上表中的数据表。每个表有几个不同的基于TCK CWL值。AM335x，选择最大3.3ns（303MHz），并选择CWL与这个频率。请注意TRM值映射关系： CAS写延迟5：设置REG_CWL = 0 CAS写延迟6：设置REG_CWL = 1 CAS写延迟7：设置REG_CWL = 2 CAS写入延迟8：设置REG_CWL的= 3 -?AM335x?REG_NARROW_MODE只支持16位数据总线，因此必须总是被设置为1为16位模式。 REG_CL -?CAS延迟时间。此字段的值定义访问连接的SDRAM器件时要使用CAS延迟。这个值应该直接从DDR的数据表。一定要使用CAS延迟时间定义为时钟频率的DDR。请参见TRM正确的值 CL=5。 REG_ROWSIZE -此字段仅用于当reg_ibank_pos SDRAM的配置寄存器中的字段被设置为1，2，或3，或当reg_ebank_pos = 1。应设置为在DDR数据表中定义的行地址位的数量。 ＃行位 REG_ROWSIZE值 9 0 10 1 11 2 12 3 13 4 14 5 15 6 16 7 REG_IBANK -bank内部设置。定义内多个bank连接的SDRAM器件。设置为0,1个bank，设置为1，2个bank，设置为2，4个bank。设置为3，8个bank。所有其他值被保留。请参阅内存数据表的bank数量。大多数存储器将使用8个BANK REG_EBANK -外部片选设置。定义SDRAM的访问是否会使用1或2个片选线。由于AM335x只有一个CS，始终设置该位为0。 REG_PAGESIZE -页面大小。定义连接的SDRAM器件的内部页面大小。应设置为在DDR数据表中定义的列地址位的数量。 ＃列地址位 REG_PAGESIZE值 8（256字页） 0 9（512字页） 1 10（1024字页） 2 11（2048字页） 3 DDR PHY控制寄存器 DDR_PHY_CTRL_1（0x4C0000E4 @） REG_PHY_ENABLE_DYNAMIC_PWRDN?- REG_PHY_RST_N?-设置为0的正常操作。 REG_PHY_IDLE_LOCAL_ODT?-此值定义的AM335x侧终止，在空闲模式下（即，时REG_PHY_ENABLE_DYNAMIC_PWRDN断言）。通常情况下，你可以设置为00在空闲状态，以节省电力。 REG_PHY_WR_LOCAL_ODT?-此值定义在写入的AM335x侧终止。终端通常是不需要的写入，所以这个值应该被设置为0。 REG_PHY_RD_LOCAL_ODT?-此值在读期间定义的AM3