多端口SDRAM控制器的设计及实现.pdf

多端口SDRAM控制器的设计与实现-与非网 页码，1/2 多端口SDRAM控制器的设计与实现 更新于2009-10-18 12:23:13 加入收藏 打印 推荐给好 SDRAM 多端口控制器 设计 FIFO 0 引言 目前，在很多视频数据采集以及实时显示的应用开发中，常 需要用到存储容量大、读写速度快的存储器。在各种存储器 件中，同步动态随机存储器SDRAM 以其速度快、容量大、 价格低的特点而备受关注。SDRAM 的工作频率可以达到100 MHz 甚至更高，但是在其工作周期内，因为要有刷新、预充 电以及寻址等必要的操作，不可能总处于数据传输状态，使 得它的带宽不能达到百分之百的利用，实时显示效果因此受 到影响。为此，本文在研究有关文献的基础上，根据具体情 况提出了一种独特的方法，利用FPGA 的片上资源开辟了多 个FIFO 作为读写缓存，实现了多端口SDRAM 控制器的设 计，并用Verilog 硬件描述语言[1] 给予实现，仿真结果表明该控制器能够轮流地从多个缓存向SDRAM 进行存取，实 现了高速多数据缓存，充分利用了SDRAM 的有效带宽，提高了存取速度，从而达到实时显示的要求，并且只要将该 设计稍加修改，便可应用到其他需要多数据缓存的场合。 1 SDRAM 基本操作原理[2] [3] SDRAM 的主要控制信号有：CS_N：片选使能；CAS_N：列地址选通信号；RAS_N：行地址选通信号；WE_N ：写使 能信号；DQM：字节掩码信号；ADDR ：地址线。以上这些信号的逻辑组合就组成了SDRAM 的主要操作命令，如表1 所示： 1.1 初始化操作 /html/09-10/14308018081013xmWD.shtml 2009-10-26 多端口SDRAM控制器的设计与实现-与非网 页码，2/2 SDRAM 上电一段时间后, 经过初始化操作才可以进入正常工作过程。初始化主要完成预充电、自动刷新和模式寄存器 的配置。 多端口SDRAM控制器的设计与实现-与非网 页码，1/2 1.2 SDRAM 的基本读写操作 读写操作主要完成与SDRAM 的数据交换。可以分为非突发连续操作模式和突发连续操作模式, 非突发指的是传送数据 和地址必须是相对应一个一个的传输, 突发模式则是地址控制信号只需要给出首地址信息, 而数据实现连续传输过程, 突发数据的长度可以为1, 2,4, 8 和全页。 1.3 刷新操作 动态存储器都存在刷新问题。SDRAM 的刷新方式有自动刷新和自主刷新, 这里主要采用自动刷新方式, 每隔一段时间 向SDRAM 发一条刷新命令。 2 基于FPGA 的多端口SDRAM 控制器设计 设计中选用的FPGA 是Altera 公司生产的CycloneII 系列中的EP2C35，选用的SDRAM 是ISSI 推出的64-MBIT 的IS42S1 6400B ，它是以1MWords X 16Bits X 4Banks 为组织结构的同步动态随机存储器，最高时