多端口存储器在多机系统中应用.pdf

沈阳单片机开发网——帮您精确掌握电子器件的使用细节 多端口存储器在多机系统中的应用 作者:柳永胜 黄祥伟 赵武智 摘 要：介绍双口 RAM 和FIFO 的结构原理及仲裁逻辑控制;详细说明二者在由数字信号处理 器和 MCS-51单片机构成的多机系统中的应用,并对二者进行了比较。 关键词：双口 RAM FIFO 多机系统 仲裁逻辑 DSP 单片机 前言 在测控、仪器仪表、语音信号处理和图像通信领域中往往需要多处理器分工完成数字信 号处理（DSP）算法和与外部系统的通信、控制、数据采集和人机接口功能。在多机系统中,CPU 之间的通信常采用以下几种方式： （1）串行通信。这种方式相对简单,由于受到波特率的限制,在不同档次单片机之间需 要通信业务大的场合得不到很好的通信效果。 （2）并行通信。利用 CPU 的 I/O 功能在 CPU 之间增加缓冲器或锁存器实现双机通信。 通信性能较串行通信有所提高,但仍然得不到理想的效果。 （3）利用共享式存储器实现。DMA 方式就是其中的一种,能够达到数据的高速传输,但 不能同时访问存储器,CPU 必须等待总线,而且有些CPU 不支持DMA 功能。另一种是利用多端 口存储器,双口RAM和FIFO是常用的两种多端口的存储器,允许多CPU同时访问存储器,大大 提高了通信效率,而且对CPU没有过多的要求,特别适合异种CPU之间异步高速系统中。因此, 受到硬件设计者的青睐。 一、两种多端口存储器 1.双口RAM的仲裁控制 双口 RAM 是常见的共享式多端口存储器,以图 1 所示通用双口静态 RAM 为例来说明双口 RAM 的工作原理和仲裁逻辑控制。双口 RAM 最大的特点是存储数据共享。图 1 中,一个存储 器配备两套独立的地址、数据和控制线,允许两个独立的 CPU 或控制器同时异步地访问存储 单元。既然数据共享,就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一 地址单元访问的时序控制;存储单元数据块的访问权限分配;信令交换逻辑（例如中断信号） 等。 1 沈阳单片机开发网——帮您精确掌握电子器件的使用细节 （1）对同一地址单元访问的竞争控制 如果同时访问双口 RAM的同一存储单元,势必造成数据访问失真。为了防止冲突的发生, 采用 Busy 逻辑控制,也称硬件地址仲裁逻辑。图 2给出了地址总线发生匹配时的竞争时序。, 此处只给出了地址总线选通信信号先于片选脉冲信号的情况,而且,两端的片选信号至少相 差 tAPS——仲裁最小时间间隔（IDT7132 为 5ns）,内部仲裁逻辑控制才可给后访问的一方 输出Busy闭锁信号,将访问权交给另一方直至结束对该地址单元的访问,才撤消Busy闭锁信 号,将访问权交给另一方直至结束对该地址单元的访问,才撤消 Busy 闭锁信号。即使在极限 情况,两个 CPU 几乎同时访问同一单元——地址匹配时片选信号低跳变之差少于 tAPS,Busy 闭锁信号也仅输出给其中任一 CPU,只允许一个 CPU 访问该地址单元。仲裁控制不会同时向 两个 CPU 发Busy 闭锁信号。 （2）存储单元数据块的访问权限分配 存储单元数据块的访问权限分配只允许在某一时间段内由1个CPU对自定义的某一数据 块进行读写操作,这将有助于存储数据的保护,更有效地避免地址冲突。信号量（Semaphore, 简称 SEM）仲裁闭锁就是一种硬件电路结合软件实现访问权限分配方法。SEM 单元是与存储 单元无关的独立标志单元,图 3 给出了一个信号量闭锁逻辑框图。两个触发器在初始化时均 使 SEM 允许输出为高电平,等待双方申请 SEM。如果收到一方写入的 SEM 信号（通常低电平 写入）,如图 3 所示,仲裁电路将使其中一个触发器的 SEM 允许输出端为低电平,而闭锁另一 个 SEM 允许输出端使其继续保持高电平。只有当先请求的一方撤消 SEM信号,即写入高电平, 才使另一 SEM 允