第4章存储器与高速缓存技术-1.ppt

4.1 存储器和存储器件 4.1.1 存储器的分类 1.内部存储器，简称为内存或主存 快速存取 容量受限制 2.外部存储器，简称为外存 容量大 速度慢 4.1.2 微型计算机内存的行列结构 字节机制 存储的基本单位 为什么采用行列结构 32行×32列组成的矩阵和外部的连接 : 4.1.3 选择存储器件的考虑因素 ① 易失性 ② 只读性 ③ 存储容量 ④ 速度 ⑤ 功耗 4.1.4 随机存取存储器RAM 主要特点: 既可读又可写 分类： RAM按其结构和工作原理分为： SRAM（静态RAM ） DRAM（动态RAM） 1. SRAM 速度快 不需要刷新 片容量低 功耗大 2. DRAM 片容量高 需要刷新 4.1.5 只读存储器ROM ROM的特点： 只许读出 不许写入 ROM器件的优点 ： 结构简单，所以位密度高。 具有非易失性，所以可靠性高 ROM的分类 掩膜型ROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器（flash memory） 2764引脚图 闪烁存储器的特点： 非易失性 可靠性 高速度 大容量 擦写灵活性 闪烁存储器的分类： 按擦除和使用的方式，闪烁存储器有三种类型： 整体型 块结构型 带自举块型 4.2.1 存储器和CPU的连接考虑 ① 高速CPU和较低速度存储器之间的速度匹配问题 ② CPU总线的负载能力问题 ③ 片选信号和行地址、列地址的产生机制 4.2 存储器的连接4.2.2 片选信号的产生方法 线译码法 直接用地址线作为片选信号，每条地址线选一个芯片 适用于容量较小的存储器，结构简单；地址不连续，并产生地址重叠。 全译码法 全部高位地址线进行译码来产生片选信号 适用于组合容量较大的存储器，结构复杂；地址唯一。 部分译码法 选取高位地址线的一部分进行译码来产生片选信号 混合译码 将部分译码和线选法结合起来产生片选信号 4.2.3 SRAM使用举例 图中4个4Kb×8的芯片构成16KB的SRAM子系统，这个子系统分为两部分： 4Kb×8的存储模块 总线驱动器和外围电路 两点说明： 关于片选信号CE#和数据线 关于写信号WE# （1）存储器容量的扩充体现在两方面： 数据宽度的扩充 字节数的扩充 （2）数据宽度扩充和字节数扩充的方法 扩充存储器的数据宽度 扩充存储器的字节容量 74LS138译码器 例 题： 4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 存储器的三个主要指标是：容量、速度和价格。 对于存储器的容量大、速度快、价格低的三个要求是相互矛盾的： 速度越快，每位价格就越高； 容量越大，每位价格就越低； 容量越大，速度越慢。 4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 1. 层次化总体结构 层次化的概念 就是把各种速度不同、容量不同、存储技术也可能不同的存储设备分成几层，通过硬件和管理软件组成一个既有足够大的存储空间又能满足CPU存取速度要求并且价格适中的整体，使得存储体具有最好的性价比。 4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 1. 层次化总体结构 层次结构的运行策略： 尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，把不常访问的存储区的内容置换到较低层存储器。 尽量让当前被访问的元素附近的元素也驻留在较高层存储器。 一个具有良好的局部性的程序，几乎能总是访问高层的存储器，享受到最高的访问速率。 4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 1. 层次化总体结构 层次结构的运行策略： 尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，把不常访问的存储区的内容置换到较低层存储器。 尽量让当前被访问的元素附近的元素也驻留在较高层存储器。 一个具有良好的局部性的程序，几乎能总是访问高层的存储器，享受到最高的访问速率。 4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 1. 层次化总体结构 层次化的实现 用Cache、内存和辅存来构成层次化的存储器， 按使用频度将数据分成不同的档次，分放在不同的存储器中， 不同层次的存储器之间可以互相传输。 存储器的层次化总体结构  4.3 微型机系统中存储器的体系结构 4.3.1 层次化的存储器体系结构 1. 层次化总体结构 寄存器是位于处理器内部的小型存储器。 处理器的大部分日常