第二节 IO端口地址译码技术习 题.ppt

第二章 I/O端口地址译码技术习 题 答 案 1.已知并行接口芯片8255A有4个端口，片选信号 CS 为低电平有效。试设计一个译码电路，使该芯片的4个端口地址为2F0H～2F3H。 2.读图计算译码地址 3.设计一个译码电路，要求产生2A8H～2AFH共8个端口地址的选通信号 解：由于要产生8个端口的地址信号，因此适合选用3-8译码器74LS138。对应的地址关系为 4.设计端口地址为218H的译码电路 方法一、用门电路实现 方法一、用门电路实现 采用实际芯片 方法二、用译码器、门电路组合实现 分析方法 1．根据电路先确定与使能控制连接的信号： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR为0 2．再分析与选择控制C、B、A 相连的各引脚 3．最后综合所有地址信号的取值，得出结论 分析结果： 6.某接口电路如下，需设计其译码电路。 7.求74LS138的地址范围？ G1=A4+A5 ? A8+A7 ? A3+AEN G2A=A9 G2B=A6 C=A2 B=A1 A=A0 思考1： Y2~ Y7 译出的端口地址 各是多少？ 思考2： 将A0与A2位置互换，Y0 ~ Y7译出的地址各是多少？ * 200~207h 208~20Fh 210~217h 218~21Fh 220~227h 228~22Fh 230~237h 238~24Fh 74LS138 3-8译码器 A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 1 0 A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW PC总线 端口译码电路 分析 CPU执行IN/OUT指令时，发出端口的地址信号 MOV DX, 218H IN AL, DX 或 OUT DX, AL 对应218H端口的地址信号为（取A9~A0）： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H 只要满足此地址取值的译码电路均可 译码电路部分满足： 只当地址信号A9~ A0为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即218H时，输出0， 使I/O接口的CS有效 否则输出1 使I/O接口的CS无效 PC总线 数 据 线 DB RD WR CS 端口 译码 电路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 PC总线 数 据 线 DB RD WR CS 端 口 译码电路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 注意译码电路中： 由于高位地址线A15~A10 未参与译码, 即: 地址A15~A0为： ×××× ××10 0001 1000 均能输出0, 所以该电路使： 一个端口对应多个地址 共26=64个 218，618, A18，E18 等等 PC总线 74LS30为 8 输入与非门 74LS20为 4 输入与非门 74LS32为 2 输入或门 当地址信号为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即地址为 218H 或门74LS