基于FPGA的音视频通用开发平台多时钟源设计.pdf

维普资讯 基于FPGA的音视频 · 实用设计 · 通用开发平台多时钟源设计 吴胜华，王 伟，张卫东 (上海交通大学 自动化系，上海 2oo030) 摘【 要】讨论了构建FPGA音视频通用开发平台时需要提供多时钟的问题，分析比较了各种可能的解决方案。重 点介绍和探讨了2款时钟发生器芯片，并给出了利用这2款芯片为FPGA音视频通用开发平台提供多个时钟的设 计方案。最后讨论了时钟源设计时应注意的问题。 关【键词】现场可编程门阵列；音频处理；视频处理；时钟；锁相环；FS6377-01 【中图分类号】TP302 【文献标识码】A DesertoftheMulti-clockSourceforaAudio／video UniversalH御 warePlaftorm BasedOnFPGA WU Sheng-hua，WANG Wei，ZHANG Wei--dong (DepartmentofAutomation，ShanghaiJiaoTongUniversity，Shanghai，200030，China) A【bstract】 Toconstructauniversalhardwareplaftorm fordevelopingandtestingaudio／videoprocessingsystem ， multi-clock source isessentia1． In thispapermultiplepossibleoslutions tomniti--clock osurce design are com- pared，a diagram ofmulti-clock osurcedesing usingtwoprogrammable clock generators isproposed．Theproblems inthe desing are discussednad the suggestions toreoslve them aregiven． K【eywords】FPGA：audioprocessing：vidoe processing：clock：PLL：FS6377-01 1 引言 各种多声道数字声系统，如DOLBY，DTS(Digi~ The— aterSystem)，SDDS(SONY DynamicDigitalSurround) 现场可编程 门阵列 FPGA (FieldProgrammable 以及MPEG数字声等 111。这些系统对声音进行模数转 GateArray)具有功能强大、设计周期短、修改方便、可 换和将数字化的声音还原成模拟声时都可以支持不同 升级性强等特点，它在芯片设计和产品开发中的应用 的采样率。如DIS支持的采样率为8-192kHz，典型采 不断扩大。ALTERA和 XILINX等公司均推出了系统 样率是32kHz，44．1kHz，48kH 。若每个采样分配32 级的FPGA，可把一个庞大的系统集成到单个芯片中， bit(实际最多用到24bit)，按8个通道计算，则要求 也可用它们来作为诸多ASIC(专用芯片)设计的物理 ADC，DAC分别达到8．192MHz，