第04章-2、定时器.ppt

第四章 LPC1700系列处理器基本接口技术4.2 定时器 LPC1700定时器特性 LPC1700系列芯片具有4个32位可编程定时/计数器。时器对外设时钟（PCLK）周期或外部时钟进行计数，可选择产生中断或根据匹配寄存器的设定，在到达指定的定时值时执行其它动作（输出高/低电平、翻转或者无动作）。捕获输入用于在输入信号发生跳变时捕获定时器值，并可选择产生中断。 4个定时器可用做对内部事件进行计数的间隔定时器，或者通过捕获输入实现脉宽调制，也可以作为自由运行的定时器。 4个定时器除了外设基地址以外，其它功能都相同。 定时器应用场合 对内部事件计数的内部计数器 通过捕获输入实现脉冲宽度调制器 普通定时器 定时器引脚功能描述 定时器寄存器功能描述 中断寄存器（T[0/1/2/3]IR） 中断寄存器包含4个位用于匹配中断，4个位用于捕获中断。如果有中断产生，IR中的对应位会置位，否则为0。向对应的IR位写入1复位中断，写入0无效。 定时器寄存器功能描述 定时器控制寄存器（T[0/1/2/3]CR） 定时器寄存器功能描述 当选择工作在计数器模式时，在每个PCLK时钟的上升沿对CAP输入（由CTCR位3：2选择）进行采样。比较完CAP输入的2次连续采样结果后，可以识别下面四个事件中的一个：上升沿、下降沿、任一边沿或选择的CAP输入的电平无变化。只要识别到的事件与 CTCR寄存器中位1：0选择的事件相对应时，定时器计数器寄存器加1。 计数器的外部时钟源的操作受到一些限制。由于PCLK时钟的2个连续的上升沿用来识别CAP选择输入的一个边沿，所以CAP输入的频率不能大于1/2个PCLK时钟。因此，这种情况下同一CAP输入的高/低电平持续时间不能小于1/（2*PCLK）。 定时器寄存器功能描述 定时器计数器寄存器（T[0/1/2/3]TC） 当预分频计数器到达计数的上限时，32 位定时器计数器加1。如果TC在到达计数上限之前没有被复位，它将一直计数到0xFFFFFFFF然后翻转到0该事件不会产生中断。如果需要，可用匹配寄存器检测溢出。 思考：如果定时器工作在定时器模式，PCLK频率为10MHz，定时器可产生的最长时间间隔是多少？ 定时器寄存器功能描述 预分频寄存器（T[0/1/2/3]PR） 32 位预分频寄存器指定预分频计数器的最大值。TC每经过PR+1个PCLK加1。 预分频计数器寄存器（T[0/1/2/3]PC） 预分频计数器使用某个常量来控制PCLK的分频。预分频计数器每个PCLK周期加1，当其到达预分频寄存器PR中保存的值时，定时器计数器TC加1，预分频计数器PC在下个PCLK周期复位。这样就使得当PR=0时，每个PCLK周期TC加1，当PR=1时，每两个PCLK周期TC加1，以此类推。 定时器寄存器功能描述 匹配寄存器（MR0-MR3） 匹配寄存器值连续与定时器计数值相比较。当两个值相等时自动触发相应动作（产生中断，复位定时器计数器或停止定时器）。具体执行什么动作由MCR寄存器控制。寄存器地址详见表5.25。 匹配控制寄存器（T[0/1/2/3]MCR-0xE0004014，0xE0008014，0xE0070014，0xE0074014） 定时器寄存器功能描述 捕获寄存器（CR0-CR3） 每个捕获寄存器都与一个器件管脚相关联。当管脚发生特定的事件时，可将定时器计数值装入该寄存器。捕获控制寄存器的设定决定捕获功能是否使能以及捕获事件在管脚的上升沿、下降沿或是双边沿发生。寄存器地址详见表5.25。 捕获控制寄存器（T[0/1/2/3]CCR-0xE0004028，0xE0008028，0xE0070028，0xE0074028） 当发生捕获事件时，捕获控制寄存器用于控制将定时器计数值是否装入4个捕获寄存器中的一个以及是否产生中断。同时设置上升沿和下降沿位也是有效的配置，这样会在双边沿触发捕获事件。 定时器寄存器功能描述 外部匹配寄存器（T[0/1/2/3]EMR-0xE000403C，0xE000803C，0xE007003C，0xE007403C） 外部匹配寄存器提供外部匹配管脚MAT0-3的控制和状态 。 定时器应用举例 定时器寄存器相关宏定义 为了方便用户使用定时器相关寄存器，在头文件中定义了定时器寄存器的结构体类型以及4个定时器的结构体指针宏。 typedef struct //结构体中寄存器的安排严格按照寄存器地址的先后顺序 { 各寄存器定义 } LPC_TIM_TypeDef; //APB1与APB2总线基地址宏定义 #define LPC_APB0_BASE (0L) #define LPC_