【2017年整理】2微机原理.pptVIP

第二章 8086 微处理器 ;;第一节 8086的编程结构;8086的编程结构框图 ;;（1）4个段地址寄存器 CS--16位的代码段寄存器 DS--16位的数据段寄存器 ES--16位的扩展段寄存器 SS--16位的堆栈段寄存器 （2）16 位的指令指针寄存器 IP （3）20 位的地址加法器 （4）6 字节的指令队列。 ;（1）关于指令队列 8086指令队列6字节，8088为4字节。指令队列为FIFO（先进先出）结构。 （2）关于地址加法器 　　 根据16位寄存器内容计算出20位物理地址。 （3）关于外总线 　　 外总线采用复用总线结构， 地址线 A0－A15与D0－D15复用， A16－A19与４位状态线复用。;１.功能 　完成指令的执行。 ２.组成 （1）4个通用寄存器，即AX、BX、CX，DX （2）4个专用寄存器 　　基数指针寄存器 BP 　　堆栈指针寄存器 SP 　　源变址寄存器 SI，目的变址寄存器 DI （3）标志寄存器 Flag （4）算术逻辑单元　ALU;;;奇偶标志PF(Parity Flag)：如果运算结果的低8位中所含的1的个数为偶数，则PF=1，否则PF=0。 溢出标志OF(Overflow Flag)：当运算过程中产生溢出时，会使OF=1，否则OF=0。字节运算结果超出-128～+127；字运算结果超出-32768～+32767发生溢出。 OF 置位条件： 　　加减法运算时最高位和次高位进位或借位状态不一致时置位溢出标志OF。 ;SF=0 ZF=0 PF=0 CF=0 AF=0 OF=0;控制标志共 3 个： 方向标志DF(Direction Flag)：这是控制串操作指令的标志。如果DF=0，则串操作过程中地址会不断增值，反之，如果DF=1，则串操作过程中地址会不断减值。 中断标志IF(1uterrupt Enable Flay)：这是控制可屏蔽中断的标志。如IF=0，则CPU不能对可屏蔽中断请求作出响应，如果IF=1，则CPU可以接受可屏蔽中断请求。 跟踪标志TF(Trap Flay)：如果TF=1，则CPU按跟踪方式执行指令。 ; 总线接口部件和执行部件并行工作。 ① EU执行指令期间BIU自动完成指令预取填充指令队列。 ② BIU等待EU。 空闲状态 ③ EU等待BIU。 等待预取指令过程完成 重装指令队列 ;;;④ 在有些情况下，被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，于是CPU会在T3之后插入1个或多个附加的时钟周期TW。 　　TW也叫等待状态。在Tw状态，总线上的信息情况和T3状态的信息情况一样。当指定的存储器或外设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU接收到这一信号后，会自动脱离TW状态面进入T4状态。; 在T4状态，总线周期结束。 需要指出的是，只有在CPU和内存或I／O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。如果在1个总线周期之后，不立即执行下1个总线周期,那么系统总线就处在空闲状态，此时执行空闲周期。空闲周期可包含１个或多个时钟周期，图中两个总线周期间的２个T1就是空闲周期。;第二节 8086/8088的引脚信号和工作模式 ;二 8086的引脚信号和功能;(1) AD15～AD0地址／数据复用引脚(双向工作) (2) A19／S6～A16／S3地址／状态复用引脚(输出) (3) BHE/S7高8位数据总线允许／状态复用引脚（输出） ;(4) NMI 非屏蔽中断信号 输入，上升沿有效。 (5) INTR 可屏蔽中断请求信号 输入，高电平有效。 (6) RD 读选通信号 输出，低电平有效。 (7) CLK 时钟信号 输入，占空比为33%，频率5MHz。 (8) RESET 复位信号 输入，高电平有效，复位信号至少维持4个时钟周期才能可靠复位。 ;(9) READY 准备就绪输入信号 输入，高电平表示准备好。 (10)TEST 测试信号 输入，低电平有效，配合WAIT指令使用。 (11)MN/MX 最小／最大模式控制信号 输入，接+5V：最小模式 接地：最大模式 (12)GND地和VCC电源 接5V电源，应良好退耦。 ; 当8086第33脚MN／MX固定接到+5V时，就处于最小工作模式下。第24脚～第3l脚的信号含义如下： ;数据传输方式;（7）HOLD 总线保持请求信号 (输入) （8