- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
【2017年整理】6讲触发器与时序电路设计方法
触发器与时序电路设计方法 一、存贮元件的种类 二、锁存器举例 三、触发器举例 四、基于TG的D触发器仿真 1、动态与静态 2、功能 (1)基于静态CMOS门的锁存器 (3) 钟控CMOS反向器(C2MOS) 工作原理 ? = 0: p1 n1 都截止,输出悬空 ? = 1: p1 n1 都导通,实现反向器的功能 (4) Mux-Based Latches 基于选择器的锁存器 (6) SSTC的锁存器 (6) SSTC的锁存器工作原理 (6) SSTC的锁存器工作原理 (7) TSPC Including Logic in TSPC (8) Regenerative latch(再生锁存器) 性能比较 三、触发器 触发器基本原理 由基本CMOS门构成 基于传输门的触发器 C2MOS电路构成的触发器 TSPC 概述: Flip-flops Not transparent—use multiple storage elements to isolate output from input 主从触发器 ? = 1: 主锁存器有效,接收数据;从锁存器无效,Q输出保持原来数据 ? = 0: 主锁存器无效;从锁存器有效,传递主锁存器的信号,主触发器输出稳定,所以Q不改变。 (1)基本CMOS组成的触发器 (2)Master-Slave (Edge-Triggered) Register Clocked inverter operation ? = 0: both clocked transistors are off, output is floating. ? = 1: both clocked inverters are on, acts as an inverter to drive output. (2)C2MOS 四、 Design of Sequential machines 作业 对TG-based的D触发器进行PSPICE功能验证, 并测试能耗 (0.13u工艺) 这是上边沿 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. f D Qb Q Db (3) Static flip-flops based on RAM fb D Qb Q Db 这是下边沿 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 四、Dynamic Latches (动态锁存器) (1) 基于传输门的Dynamic Latches Cg: 存贮节点的寄生电容 主要由反相器的栅电容组成 存贮节点 PP. 252 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. Operation ? =1: ? ? =0: ? ? = 0: transmission gate is off, inverter output is determined by storage node. ? = 1: transmission gate is on, inverter output follows D input. PP. 252 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2. Layout 3. 特点 电路简点 动态电容会放电 PP. 254 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (2) Clocked CMOS Latches (C2MOS Latches) 钟控CMOS锁存器 Q 存贮节点 (D) ? =1: ? ? =0: ? 特点 电路简点 动态电容会放电 Operation PP. 256 Evaluation only. C
原创力文档


文档评论(0)