安徽大学学位论文(毕业设计)硕士.doc

安徽大学学位论文（毕业设计） ? 开 题 报 告 书 ? 学 号 姓 名 所 在 院 系 电子科学与技术学院 学 位 级 别 博士□ 硕士√ 学 科、专 业 电路与系统 研 究 方 向 微电子器件模拟与建模微电子器件模拟与建模倍。四十多年来,为了提高电子集成系统的性能、降低成本,器件的特征尺寸不断缩小,制作工艺的加工精度不断提高,硅片的面积不断增大,同时,集成电路的性能价格比也迅速提高。现代电子学中使用的MOS器件实际上是基于CMOS（互补金属氧化物半导体）工艺的，这种技术由于同时具有低功耗和高集成度的特点，已经成为微电子技术的主流。IC芯片的特征尺寸也已经从1978年的10um进入到了纳米尺度。据预测，在21世纪前半叶，微电子产业仍将以尺寸不断缩小的硅基CMOS工艺技术为主流。 目前CMOS工艺中主要采用的两种器件结构是体硅MOSFET和SOI MOSFET。体硅MOSFET是传统的MOS器件，相对比较容易生产，体硅CMOS技术已经发展成为微电子产品的主导技术，几乎是所有基于CMOS工艺的产品的标准结构。但是随着尺寸的缩小，MOS器件会出现一系列的二级物理效应即短沟道效应，为了减小这些效应，必须对体硅MOSFET采取一系列的改进措施，如提高沟道的掺杂浓度，减薄栅氧化层的厚度等[1]。为了减小短沟道效应，经常采用halo注入[2]，因为halo注入后使得源/漏结附近杂质浓度梯度非常高，这样就可以屏蔽来自漏电极电场对沟道近源端的影响，即漏致势垒下降效应（DIBL）0.10um以下的体硅超高速数字电路模拟。 二、论文的主要内容、研究方法和研究思路： 论文拟对体硅MOSFET建模和模拟的关键前沿问题作深入研究，并将所提出的解决方案与实际结果相比较以得到验证。主要内容、目标和关键问题有以下几点： 1、双界面量子化效应模型：超薄栅氧化层厚度（EDT）结构中的强电场迫使氧化层下界面沟道内载流子能量量子化、态密度降低、阈值电压增加。同时氧化层上界面多晶硅栅内载流子也将出现量子效应，态密度降低。我们将用量子力学建立阈值电压模型，有效栅电容降低与栅电场的解析表达式，并用三维数值模拟程序TAURUS对相应的数学物理方程直接求解，对所建立的解析关系式予以验证。 2、建立精确的亚阈区电容—电压模型：传统的基于表面势的器件模型均用有限差分数值迭代方法求解，而SPICE不仅需要电路层次上的Newton-Raphson迭代，而且还须对每个置点的器件模型至少三次迭代，才能求出表面势，这样引起跨导，漏源电导和电流的不连续，并产生数值计算噪声。为了克服上述缺点，我们将基于非均匀掺杂下的泊松方程，考虑高介电常数结构的栅，求出表面势的显式表达式，使得表面势从积累区、弱反型区，中等反型区、直到强反型区内连续可导，与求泊松方程数值解得到的表面势误差小于0.1%.并可以建立连续高阶可导的电荷和电流/电容模型，使其模拟精度远高于基于阈值电压的MOSFET模型在亚阈区的精度。为低电压CMOS电路设计解决关键问题。 我们将用数学物理的渐近方法与复变函数的相关理论来变换泊松方程的求解区域以求解沟道表面电势，建立统一的电荷、电流、电容模型框架。同时对上述已阐述的研究内容和各项关键技术问题逐一研究得到子模型。把已经得到的子模型加入到上述表面势框架总模型平台中去。在建立模型的过程中，还将对各子模型用实验结果和三维数值模型软件Taurus模拟结果进行验证。 在发展这些模型的同时，我们同时研究参数提取的数值方法，以用于局域的物理参数提取和全局参数优化。其中参数提取的算法程序的研究和开发已进行了一年，已被证明是可行的。 主要参考文献： [1]K.Miyano,I.Mizushima,A.Hokazona,K.Ohuchi,Y.Tsunashima.Low thermal budget elevated source/drain technology utilizing novel solid phase epitaxy and seletive vapor phase etching[J],IEEE IEDM Technical Digest,2000:433-436. [2]Hwang H,Lee D H,Hwang J M.,Degradation of MOSFETs drive current due to HALO ion Implantation[J],IEDM Tech Dig,1996,1:567-570. [3]甘学温,黄如,刘晓彦,张兴. 纳米CMOS器件[M].北京：科学出版社，2004：10-11. [4]Robert Chau. Role of High-K Gate Dielectrics and