21触发器和时序逻辑电路-110609课题.ppt

电工学电子技术 张卿杰 电话QQE-mail:zqj518@ 办公室：4#楼106 第21章 触发器和时序逻辑电路 触发器 一、 基本触发器 三、主从JK触发器 五、 触发器逻辑功能的转换 1 0 状态保持不变。 从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。 F从打开 F主封锁 0 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 CP 0 1 0 1 0 0 1 0 CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。 要求CP高电平期间J、K的状态保持不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 CP低电平时,F主封锁J、K不起作用 CP R S C F从 Q Q Q SD RD 1 C F主 J K CP 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 分析JK触发器的逻辑功能 (1)J=1, K=1 设触发器原态为“0”态 翻转为“1”态 1 1 0 1 1 0 1 0 1 0 0 1 状态不变 主从状态一致 状态不变 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 (1)J=1,K=1 1 0 设触发器原态为“1”态 为“？”状态 J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。 (1)J=1, K=1 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 (2)J=0，K=1 设触发器原态为“1”态 翻转为“0”态 0 1 1 0 0 1 0 1 0 1 1 0 0 1 设触发器原态为“0”态 为“？”态 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 (4)J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 R S C F从 Q Q Q SD RD 1 C F主 J K CP CP 0 1 0 0 1 结论： CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 0 0 1 0 1 0 1 Qn+1 Qn S R 0 1 CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 CP Q J K SD RD Q 例：JK 触发器工作波形 CP J K Q 下降沿触发翻转 D触发器状态表 D Qn+1 0 1 0 1 上升沿触 发翻转 逻辑符号 D CP Q Q RD SD 四、边沿D触发器 * ！ 欢迎各种途径交流和沟通！！！ 互相理解、互相支持、互相帮助！！ 1、RS触发器 2、JK触发器 3、D触发器 理解时序逻辑电路跟初始状态相关的特点