4存储系统机制及存储器接口.ppt

4、Nand Flash操作的校验问题 S3C2440A在写/读操作时，每512字节数据自动产生3字节的ECC奇偶代码(24位)。 24位 ECC 奇偶代码＝18位行奇偶 ＋ 6位列奇偶 ECC产生模块执行以下步骤： 当MCU写数据到Nand时，ECC产生模块生成ECC代码。 当MCU从Nand读数据时，ECC产生模块生成ECC代码同时用户程序将它与先前写入时产 生的ECC代码比较。 本图片来源： /special_column/techarticle/TECHDATA/aet/200112/2.htm est Access Port控制JTAG扫描链的逻辑，一条或多条JTAG链可以挂在TAP上，通过TAP引出JTAG接口信号到芯片外面，一般一个芯片内部有多条JTAG链，但是只有一个TAP,即芯片引脚中只有一个统一的JTAG口。 根据HY57V561620的芯片手册及S3C2440A的HCLK频率（100M）， 配置REFEN为“1”， TREFMD为“0”， Trp为“0”， Tsrc为“10”， Refresh Counter= 2048+1-15.6*100=489 Bank6/Bank7地址分布 Bank6和Bank7上的存储器大小必须相同 S3C2410的存储器配置 二、存储器接口设计方法 （1）SROM型存储器接口设计方法 SR