数字逻辑12.pdfVIP

Blackboard在线教学平台课程编号： 12526121216000 第12讲 数字电路的传统和现代设 计方法及比较—以加法器为例 计科1201 ❋知识回顾 • 1、可编程逻辑器件PLD • 2、VHDL设计初步（框架结构与简例） • 3、VHDL 的数据类型、数据对象和操作符 • 4、VHDL 中的并行语句 并行信号赋值语句、 Process语句、Block语句、Component语句、 Generate 语句、并行过程调用语句 • 5、VHDL 中的顺序语句 顺序赋值语句、转向控制语句、WAIT语句、子程序调用语句、 Return语句、Null语句 ❋一、加法器概述 1、CPU—ALU—加法器 … ALU Σ 2、半加器和全加器 两个1位二进制数相加，不考虑来自低位的进位——半加 两个1位二进制数相加，考虑来自低位的进位——全加 A S A S HA B FA B C CI CO 逻辑符号 半加器 全加器 ❋二、1 位全加器的传统设计方法 【例1】限用若干个与非门设计一个1位全加器。 分析：利用基本门电路进行中规模组合逻辑器件设计 步骤一：根据逻辑功能描述，写出完整的真值表 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 步骤二：由真值表画出各输出变量的卡诺图 AB A C