第7章 数模和模数转换试卷.ppt

倒T形电阻网络D/A转换器的特点： （1）电路结构比较简单； （2）电阻网络中的种类少（仅R和2R两种）。 7.2.3 集成D/A转换器及其应用 D0—D7:8位并行数据输入端 ?VREF(＋):正向参考电压（需要加电阻）?VREF(－)：负向参考电压，接地 ?IOUT:电流输出端? ?VEE:负电压输入端? COMP：compensation（补偿），补偿端，与VEE之间接电容 本节小结： 　　D/A转换器的功能是将输入的二进制数字信号转换成相对应的模拟信号输出。D/A转换器根据工作原理基本上可分为二进制权电阻网络D/A转换器和T型电阻网络D/A转换器两大类。由于T型电阻网络D/A转换器只要求两种阻值的电阻，因此最适合于集成工艺，集成D/A转换器普遍采用这种电路结构。 　　如果输入的是n位二进制数，则D/A转换器的输出电压为： 7.3.1 A/D转换器的基本原理 模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C上的电压保持不变，为保持过程。在保持过程中，采样的模拟电压经数字化编码电路转换成一组n位的二进制数输出。 1.取样与保持 取样就是将随时间连续变化的模拟量转换为时间离散的模拟量。取样的过程示意如下图： 连续模拟信号 离散模拟信号 采样脉冲 ? t t1 t2 t3 t4 t5 t6 t7 t 由波形图可以看出，取样信号S（t）的频率愈高，所取得信号经低通滤波后愈能真实地复现输入信号。合理的取样频率由取样定理确定。 保持——取样值存储到下一个取样脉冲到来之前的过程。 由于将取样电路取得的模拟信号转换为数字信号仍需要一定时间，为了给后续的量化编码过程提供一个稳定值，一般应将每次取得的模拟信号暂时存储起来，以保证到下一个取样脉冲来之前输入信号不变。 t0时刻S闭合，CH被迅速充电，电路处于采样阶段。由于两个放大器的增益都为1，因此这一阶段uo跟随ui变化，即uo＝ui。 t1时刻采样阶段结束，S断开，电路处于保持阶段。 若A2的输入阻抗为无穷大，S为理想开关，则CH没有放电回路，两端保持充电时的最终电压值不变，从而保证电路输出端的电压uo维持不变。 t 采样/保持器输入输出波形图 取样脉冲 高电平期间u2跟随u1 低电平期间u2保持不变， 同时A/D进行转换 u1 输入模拟信号 u2采样/保持器输出信号 （1）分辨率 A/D转换器的分辨率用输出二进制数的位数表示，位数越多，误差越小，转换精度越高。例如，输入模拟电压的变化范围为0～5V，输出8位二进制数可以分辨的最小模拟电压为5V×2－8＝20mV；而输出12位二进制数可以分辨的最小模拟电压为5V×2－12≈1.22mV。 （2）相对精度 在理想情况下，所有的转换点应当在一条直线上。相对精度是指实际的各个转换点偏离理想特性的误差。 （3）转换速度 转换速度是指完成一次转换所需的时间。转换时间是指从接到转换控制信号开始，到输出端得到稳定的数字输出信号所经过的这段时间。 0≤ui＜VREF/14时，7个比较器输出全为0，CP到来后，7个触发器都置0。经编码器编码后输出的二进制代码为d2d1d0＝000。 VREF/14≤ui＜3VREF/14时，7个比较器中只有C1输出为1，CP到来后，只有触发器FF1置1，其余触发器仍为0。经编码器编码后输出的二进制代码为d2d1d0=001。 5.3.2 A/D转换器的构成 3VREF/14 ≤ui＜5VREF/14时，比较器C1、C2输出为1，CP到来后，触发器FF1、FF2置1。经编码器编码后输出的二进制代码为d2d1d0＝010。 5VREF/14≤ui＜7VREF/14时，比较器C1、 C2、 C3输出为1，CP到来后，触发器FF1、 FF2、 FF3置1。经编码器编码后输出的二进制代码为d2d1d0=011。 依此类推，可以列出ui为不同等级时寄存器的状态及相应的输出二进制数。 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被D/A转换器转换成相应的模拟电压uo，送到比较器中与ui进行比较。若ui＞uo，说明数字过大了，故将最高位的1清除；若ui＜uo，说明数字还不够大，应将这一位保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。 原理框图 基本原理 3位逐次逼近型A/D转换器 　　转换开始前，先使Q1=Q2=Q3=Q4=0，Q5=1，第一个CP到来后，Q