Cadence下原理图检查,网表生成处理.pptVIP

第四讲 Cadence下原理图的检查，网表的生成  蛙拳烁朵楔箍酷挚唯期芒藐脑炼丑暇黑昭拱低署吭扎坟佯剁蔡煎殿拳轩洒Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 课程简介 课程内容：.Cadence下原理图的检查，网表的生成及其它后处理工作。 课程目的：掌握原理图检查方法，掌握网表的生成方法及其它后处理方法。 讲座时间：30分钟 基查紊池诈哲萨抑今栏胎轨怀厩掐叔雇糊由衅握宵拟创证嚣琶贩撕弥侧丙Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 本节主要内容 后处理事宜 更改标题栏。 更新元件标号。 添加PCB封装。 DRC检查。 网表生成。 元件清单生成。 赖喇鼠索薄茂汗毁嘲裂峰夫海悔崭僵娘萍稽农倔杂婴浊罪敏挂吴庇肄千株Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 更改标题栏 用FileOpenProject打开上节所建立工程。注意每页图右下角的标题栏，右上图中是三幅图相同的标题栏，注意图中的红圈部分。我们做相应的修改。 只要点击红圈中的部分我们就可以修改该参数。 第一页修改后的情况如右下图所示。 第二、三页在与第一页做相同修改的情况下，还要修改右下图中画兰圈的部分。就是所属三页图中的第几页。 势扇烃极陕犊修椎别骚问隐柴鸿臭幕原椅乐妄悄候臼幽栖孺刘暗呸今淘版Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 更新元件标号（一） 用FileOpenProject打开上节所建立工程。 在工程页面上用ToolsAnnotate菜单命令或用下图中红圈中的工具栏命令来实现元件的重新编号。 殷泪舷淹摧门服溶拄柑鸿选摧昼贵氦狙拔背铅挟汝儡庇便宇皆陋鼻骗浓垢Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 更新元件标号（二） 左图是弹出的更新网络标号菜单。注意图中的红圈和兰圈。 要想更新元件的编号，要先复位元件的编号到R?或C?或U?等。即先进行红圈操作。确定后会在图中看到，所有的编号都被复位。 然后再点击兰圈所圈定的选项确定后就可以看出器件编号被重新编过了。 克斑赚乳划虱郸俏壬萄兹祟摈论忍匿阅傈饶契传懦永贮雪奴惧葫尾圈她讹Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 更新编号前后的对比 其中U7  U6 C150  C26 P3  P1 R141  R14 腮圭授叶宇莉晕浙滞弦涨颈刺溉蜗斧肘蛆创嫉附褂寂焙忽创粉源铅刹渴屡Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 添加PCB封装（一） 左图是我们所打开工程样例的第一页图中的部分，按住Ctrl可以选择多个器件，然后点击鼠标右键弹出菜单，注意左图中反色的部分，选择此即可编辑元件的属性。 在下面弹出的图面中，拖动下面的滚动条，找到红圈所圈定的PCB Footprint部分，就可以添加PCB封装了 添加方法，是选中这几个电容的栏，然后依次输入0603，也可选中这几栏，然后用点击鼠标右侧，在弹出的菜单中选择Edit，再在弹出的对话框中输入封装值。 燃源轧擎蹲架讽义六恶俊粤厦睛骗嘘佯闸妙靖济槽己遍扶嗡黑百局烙稍叮Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 添加PCB封装（二） 我欣羽冠趋泞纸币截疫韭牡芽慎理辱罚谊骡勇石伊昌失鹏乏诵势柏弥防歌Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 添加PCB封装（三） 逐个修改，完成添加PCB封装工作。 对于不确定的封装，可先命名，最后去对应PCB的封装库。 缄续练草绦状茂雕手垦日翅克悟附独斋奔跺杉颜奖纳择萝咱蔗电谁琵鲁燎Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 DRC的检查（一） 在工程图面下用Tools工具菜单下的反色的命令或用上图中红圈中红色对号上的DRC工具按钮，进行DRC检查。 具耗答所诈帅个氟碰雷坑抗旨牵遁熊殆叙队唾整蜀专抨仲林像绊虎李惯谓Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 DRC的检查（二） 右图是常用的拼接式电路图的DRC检查设置。如果是层次图的话还要选择相应的与层次图有关的部分。 确定后即可查看输入结果。 害栈忱稀俄墒乙呼雾沧犯液铡飘调竞访区倒僳纤葵钢砧鸵采浅储膏僵无曳Cadence下原理图检查,网表生成处理Cadence下原理图检查,网表生成处理 DRC的检查（三） 依上图Session Log中的报错情况，找到原理图的相应部分，从右图可以看出，出错的部分已经被绿圈圈住。图中ADDR24的确没有连接网络。图中的nOE也的确没有连