计算机组成原理实验(接线、实验步骤)剖析.docVIP

实验一 运算器 [实验目的] 掌握算术逻辑运算加、减、乘、与的工作原理； 熟悉简单运算器的数据传送通路； 验证实验台运算器的8位加、减、与、直通功能； 验证实验台4位乘4位功能。 [接线] 功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS 接线：LRW：GND（接地） IAR-BUS# 、M1、M2、RS-BUS#：接+5V 控制开关：K0：SW-BUS# K1：ALU-BUS K2：S0 K3：S1 K4：S2 K5：LDDR1 K6：LDDR2 [实验步骤] (81)H与(82)H运算 K0=0：SW开关与数据总线接通 K1=0：ALU输出与数据总线断开 开电源，按CLR#复位 置数（81）H： 在SW7—SW0输LDDR2=1，LDDR1=0→按QD数据送DR2→LDDR2=0，LDDR1=1→按QD数据送DR1S2S1S0=010：运算器做加法改变S2S1S0的值，对同一组数做不同的运算，S2S1S0取不同的值，执行不同的运算 DR1DR2（与） DR1DR2（直通） DR1DR2（加） DR1DR2（减） DR1DR2（乘） 实验二 双端口存储器 [实验目的] 了解双端口存储器的读写 ； 了解双端口存储器的读写并行读写及产生冲突的情况。 [接线] 功能开关：DB=0 DZ=0 DP=1 IR/DBUS= DBUS AR1/AR2=AR1 接线： IAR_BUS# ←→ +5V ：禁止IAR输出 RS_BUS# ←→ +5V ：禁止寄存器堆RF输出 M3 ←→+5V ： ALU_BUS ←→GND（接地） ：禁止运算器输出 AR1_INC ←→GND（接地） ：禁止AR1自动+1 控制开关：K0：CEL# K1：LRW K2：CER K3：LDAR1 K4：LDAR2 K5：SW-BUS# K6：LDIR CEL# = 0：选中左端口 LRW= 0：左端口读 1：禁止左端口 1：左端口写 注意：① SW-BUS#、CEL#不能同时为0。 ②使用左端口向某一存储单元写入，将地址写入AR1后，应置LDAR1(K4)=0，避免写数时数据同时进入AR1。 [实验内容及步骤] 向左端口写数并读出 写数 IR/DBUS= DBUS AR1/AR2=AR1 K0-6=1101000 SW7-0=00H，按QD：将00地址写入AR1 K0K1K3=000 SW7-0=80H，按QD：将数据80写入00单元 重复在10H、20H、30H、40H单元分别写入数据81H、82H、83H、84H 读数 K0-6=1101000 SW7-0=00H，按QD：将00地址写入AR1 K5=1，K3=0，K0=0，K1=1：读出00地址的数据 重复读出10H、20H、30H、40H单元的数据，记录DBUS和AR1的灯显示。 在右端口读数（将00H、10H、20H、30H、40H单元的数据从右端口读出，写入IR） IR/DBUS= IR AR1/AR2=AR2 K0-6=1100100 SW7-0=00H，按QD：将00地址写入AR2 K4=0，K2=1，K6=1，按QD：读出00地址的数据，并写入IR 重复读出10H、20H、30H、40H单元的数据，记录IR和AR2的灯显示。 并行读写，访问冲突 AR1/AR2=AR1 K0-6=1101000 SW7-0=38H，按QD：将38地址写入左边 AR1/AR2=AR2 K3=0，K4=1，K5=0 SW7-0=38H，按QD：将38地址写入右边 K2=1 K0=1 测BUSYL K2=1 K0=0 测BUSYL 先选中右边再选中左边 K2=1 K0=1 测BUSYL K0=0 K2=0 测BUSYR K0=0 K2=1 测BUSYR 先选中左边再选中右边 K0=0 K2=0 测BU