西安电子科技大学考研复试科目-微机原理与接口技术chap05-01.pptVIP

微机原理及接口技术 第5章 存储技术 5.1 概述 回顾： 微型计算机的硬件组成 存储器在微机系统中的功能和作用 5.1 概述 一、存储器的分类 5.1 概述 二、主要性能指标： 容量 速度：存取时间 成本：价格 兼顾以上三方面指标 → 三极存储结构： 高速缓冲存储器、主存储器、辅助存储器 整体效果：速度 成本 容量 微机原理及接口技术 第5章 存储技术 本节内容： 双端口存储器 先进先出（FIFO）存储器 铁电存储器 微机原理及接口技术 第5章 存储技术 5.2.1 静态读/写存储器（SRAM） 一、概述 6264芯片：8K×8bit 引线（P189） A12～A0 D0～D7 CS1、CS2 OE WE 5.2.1 静态读/写存储器（SRAM） 一、概述 工作过程、时序 P190、P197～198 写时序地址 → 片选 → 数据 → 写信号 → …… → 撤写信号 → 撤其它信号 读时序地址 → 片选 → 读信号 → 数据有效 → 撤读信号 → 撤其它信号 5.2.1 静态读/写存储器（SRAM） 一、概述 工作过程、时序 P190、P197～198 5.2.1 静态读/写存储器（SRAM） 一、概述 工作过程、时序 P190、P197～198 5.2.1 静态读/写存储器（SRAM） 二、连接使用 5.2.1 静态读/写存储器（SRAM） 二、连接使用 5.2.1 静态读/写存储器（SRAM） 二、连接使用 5.2.1 静态读/写存储器（SRAM） 二、连接使用 5.2.1 静态读/写存储器（SRAM） 三、连接举例 1. 利用现成的译码器芯片 5.2.1 静态读/写存储器（SRAM） 三、连接举例 2. 利用ROM作译码器 5.2.1 静态读/写存储器（SRAM） 三、连接举例 2. 利用ROM作译码器 5.2.1 静态读/写存储器（SRAM） 三、连接举例 3. 利用数字比较器作译码器 5.2.1 静态读/写存储器（SRAM） 三、连接举例 4. 利用PLD作译码器 5.2.1 静态读/写存储器（SRAM） 四、存取时间 5.2.1 静态读/写存储器（SRAM） 四、存取时间 8088 CPU 内存读时序 5.2.1 静态读/写存储器（SRAM） 五、等待的实现 5.2.1 静态读/写存储器（SRAM） 六、其它芯片 SRAM应用 5.2.5 80x86及奔腾处理器总线上的存储器设计 1. 8088、8086 处理器的内存接口 2. 80386、80486的内存接口 与内存接口相关的信号： 地址信号A2～A31共30个地址信号，其编码可寻址1G个32位的存储单元。这里没有A0和A1，这两个信号已在80386、80486内部译码，用于产生4个体选择信号。 体选择信号BE0～BE3。 32位的数据信号D0～D31分为4个字节，分别是D0～D7、D8～D15、D16～D23和D24～D31。 控制信号M/IO（内存/接口选择信号，与8086一样）； D/C（数据/控制）信号，低电平为处理器中止或正在响应中断，高电平表示正在传送数据； W/R（读/写）信号，低电平表示读内存或接口，高电平表示写内存或接口。 2. 80386、80486的内存接口 2. 80386、80486的内存接口 与内存接口相关的信号： 地址信号 A3～A31 体选择信号 BE0～ BE7 64位数据信号 D0～D63 控制信号 M/IO、D/C 和 W/R 内存要由8个体来构成，每个体对应一个体选择信号。 微机原理及接口技术 第5章 存储技术 5.2.2 EPROM ROM： 在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。 也称作非易失性存储器，存放不经常修改的数据、程序等。 5.2.2 EPROM 各种存储器访问时间比较 外存平均访问时间ms级： 硬盘：9～10ms 光盘：80～120ms 内存平均访问时间ns级： SRAM Cache：1～5ns SDRAM内存：7～15ns EDO内存：60～80ns EPROM存储器：100～400ns 5.2.2 EPROM 2764芯片：8K×8bit 引线 A12～A0 D7～D0 CE：片选 OE：数据输出允许 PGM编程时：编程脉冲输入读时：“1” 5.2.2 EPROM 连接 5.2.2 EPROM 编程 5.2.2 EPROM 编程 5.2.2 EPROM 编程 【例】利用2732和626