调制解调器电路设计.pptVIP

4.1　AD630调制解调器电路 　　1．AD630的主要技术特性　　AD630的优点如下：　　（1）AD630的结构使它能够理想地对信号进行处理，如平衡调制器和解调器、锁定放大、相位检测和正交相乘。　　（2）在需要确定固定增益、转换增益、多路技术、集成转换功能和高速精确放大的应用时,AD630所具有的特性使它成为最好的选择之一。 　　（3）AD630拥有100dB的动态范围，胜过其它任何集成平衡调制器/解调器，甚至可与昂贵的信号处理器件相媲美。　　（4）AD630的OP放大器结构使它容易实现高增益和复杂的转换反馈功能。应用电阻可使AD630完成大多数一般应用，而无需增加其它部分。　　（5）AD630可以高精度地配置乘法器+1、+2、+3、+4增益。　　（6）AD630有引脚跳频补偿（无需外接电容），可使其稳定工作在统一增益，而不牺牲高增益时的动态范围。 　　AD630的开环增益为110dB，闭环增益匹配为0.1%；信道输入电压范围为（-VS+4V）～（+VS-1V），输入偏置电压为100～500μV，信道失真为100dB(在10kHz时)；比较器输入电压范围为（-VS+3V）～（+VS-1.5V），响应时间（-5～+5mV）为200ns；增益带宽为2MHz，上升速度为45V/μs；电源电压范围为5～16.5V，电源电流为5mA；输出电压（RL=2kΩ）为10V，输出电流为25mA。 　　2．AD630的引脚功能与内部结构　　AD630采用的封装形式有SOIC－20、PDIP－20、CLCC－20和CERDIP－20，其引脚封装形式和内部结构框图分别如图4.1.1和图4.1.2所示，引脚功能如表4.1.1所示。 图4.1.1　AD630的引脚封装形式（a）SOIC－20、PDIP－20、CERDIP－20封装;（b）CLCC－20封装 图4.1.2　AD630的内部结构框图 表4.1.1　AD630的引脚功能 图4.1.3　AD630构成的增益为1的平衡型调制器电路 　　3．AD630的应用电路设计 AD630常用来组成双平衡调制器电路，如图4.1.3和图4.1.4所示，引脚14内部的电阻10kΩ为反馈电阻，引脚12的内部电容为补偿电容，引脚3、4和引脚5、6外接的电位器用于调节零点漂移。AD630构成的增益为2的平衡型调制器电路的采样波形如图4.1.5所示。 图4.1.4　AD630构成的增益为2的平衡型调制器电路 图4.1.5　AD630构成的增益为2的平衡型调制器电路的采样波形 　4.2　MAX2450正交调制解调器电路　　1．MAX2450的主要技术特性　　MAX2450的工作电压为+3V，电流消耗为5.9mA。解调器能够接收35～80MHz频率范围内的中频信号，具有51dB电压转换增益，并且能够将IF信号解调为I/Q基带信号。中频输入端输入电阻为400Ω，能够与外接的中频滤波器相匹配。基带输出信号采用完全差分形式，信号幅度为1.35V(峰峰值）。调制器接收振幅达到1.35V(峰峰值)的差分I和Q基带信号，带宽为15MHz。调制器同时产生一个频率范围为35～80MHz的差分IF信号。当ENABLE（使能）引脚端为低电平时，芯片电流消耗小于1μA。　　为了尽量减少寄生反馈，MAX2450的内部振荡器的频率通过外接调谐元件被设置为中频频率的两倍。振荡器和相位移相器产生差分的信号具有较低的振幅和相位不平衡。 　　2．MAX2450的引脚功能与内部结构　　MAX2450采用QSOP－20的封装形式。其引脚封装形式和内部结构框图分别如图4.2.1和图4.2.2所示，引脚功能如表4.2.1所示。 图4.2.1　MAX2450的引脚封装形式 图4.2.2　MAX2450的内部结构框图 表4.2.1　MAX2450的引脚功能 　　MAX2450芯片内部包含有解调器、本地振荡器、正交相位发生器、前置分频器、调制器和偏置电路。　　1）解调器　　解调器包括一个单端－差分的转换器、两个吉尔伯特（Gilbertcell）乘法器和两个固定增益的放大级。中频信号是以交流耦合的方式输入到IF-IN，芯片内部IF-IN通过一个400Ω的电阻连接到地，且IF放大器提供一个14dB的增益。为了解调，被放大的中频信号被馈送到了I和Q混频器中，乘法器将中频信号和正交本地振荡信号相乘，产生基带I和Q信号，其转换增益为15dB。该信号被基带放大器进一步放大到21dB。基带I和Q放大器通道采用直流耦合形式。 　　2）本地振荡器　　本地振荡器是由一个发射极耦合的差分对组成的。一个外接LC谐振回路决定其振荡频率。谐振回路的Q值影响振荡器的相位噪声。为了便