UVM 及高级验证技术培训 - 欢迎访问西安集成电路网.PDF

UVM 及高级验证技术培训 培训时间：2014 年 4 月9 日～ 4 月 11 日 （9:00AM-5:00PM）(3 天) 培训地点：西安高新区科技二路72 号西安软件园秦风阁B 座 107 室 培训讲师：潘闻融 课程描述： 本次培训主要分为三个部分：UVM验证方法学培训，断言培训，虚拟项目实战培 训。 UVM验证方法学培训是专门设计用来讲授UVM验证组件、UVM验证方法学工作原 理及基于QuestaSim 工具如何仿真UVM验证平台方法的课程。讲解包括芯片验证方法学 发展阐述、芯片验证方法学趋势及UVM验证方法学等内容。其中UVM验证方法学将详细 剖析UVM的各种组件。最后讲师将展示一个复杂的基于QuestaSim工具仿真的UVM验证 环境实例，与学员共同讨论，以期扩展学员的工作思路。 在断言培训部分，将主要讲解SystemVerilog断言（SVA）技术。其涵盖了SVA语法、 编写与调试、基于Questasim工具对SVA进行动态仿真与静态仿真方法等诸多丰富的内容。 此外，讲解中还将深入阐述断言验证需求的分析、立即型断言与连续型断言的区别、断 言sequence块的详细写法、断言property块的详细写法、绑定断言块与设计模块的方法 等细节。 最后，本门课程还特别设置了虚拟项目实战培训，讲师将与学员一起基于UVM验证 方法学和Questasim仿真工具做一个项目。内容涉及到测试点分解方法、随机约束激励 生成及功能覆盖率等关键技术。其中也将穿插介绍QuestaSim一些高级验证方法，诸如 代码覆盖率、断言分析、验证工程管理、验证管理、UCDB分析等。 此次培训时间有限，难以面面俱到，不过我们相信学员们定可从我们精心准备的课 程中体悟UVM及高级验证技术带来的巨大价值，并在实际项目的运用中发挥积极的作用。 讲师简介： 潘闻融先生是奥肯思公司的验证技术专员，专注于高级验证方法学及硬件仿真等技 术的支持与实践研究，并深入接触国内众多科研院所，开展验证技术的推广与培训，以 帮助用户高效高质地完成科研任务。在加入奥肯思公司之前，曾长期在设计一线从事验 证方面的实际工作。在华为海思的5年间，领导6人芯片验证团队对多个65nm及40nm工艺 芯片利用高级验证方法学搭建测试环境，积累了随机化、断言、功能覆盖率等重要技术 的宝贵实战经验。在Cisco工作期间，总结以往经验，独创性地开发了一套验证脚本，使 得UVM方法学的更加易于应用。 潘闻融先生期待此次培训能够将他的经验和知识传授给每一位用户，并助力用户获 得成功。 在这次课中可以学到：  QuestaSim验证环境及技术介绍  UVM Testbench搭建方法  UVM Report机制  UVM Configure机制  UVM Factory工厂机制  UVM Sequence多种编写方法  UVM TLM原理  UVM Callback使用方法  基于QuestaSim工具仿真UVM验证平台  SystemVerilog 断言详细语法  SystemVerilog 断言编写方法  SystemVerilog 断言调试方法  基于Questasim仿真SystemVerilog动态断言环境  创建验证计划  代码覆盖率与功能覆盖率  随机约束仿真环境的创建  inFact验证技术  UCDB与创建与保存不同仿真验证的结果  利用ATV调试SystemVerilog断言  验证计划的输入、跟踪与管理  针对回归测试用例的合并与排序  发现并修正验证计划的错误 适合的听众：  从事FPGA/ASIC设计与验证工程师；  希望更深入了解高级验证方法学的工程师。 需要的知识：  理解FPGA/ASIC设计流程；  对FPGA/ASIC设计和仿真有一定的经验  熟悉Verilog/VHDL 、System Verilog语言 培训费： ￥2000/人/天 （包括上机费、教材费、工作午餐），协助安排住宿，费用自理。 付款方式： *电汇到公司的银行账户 （请在培训前将电汇凭证附回执表传真给本公司） *现金 （培训当天付清并随之给予发票） *支票 （培训当天付清并随之给予发票） 银行信息： 公司名称：奥肯