测控原理设计wow.doc

测控系统原理与设计》课程设计 课题： 时钟计时器的设计 班级 测控1101 学号 1101203117 学生姓名 李源 专业 测控技术与仪器 系别 电子信息工程系 指导教师 杨银贤 毛钢元 淮阴工学院 电子信息工程系 2013年5月 1设计目的 《测控系统原理与设计》课程设计是一项重要的实践性教育环节，是学生在校期间必须接受的一项工程训练。在课程设计过程中，在教师指导下，运用工程的方法，通过一个简单课题的设计练习，可使学生初步体验微机应用系统的设计过程、设计要求、完成的工作内容和具体的设计方法，了解必须提交的各项工程文件，也达到巩固、充实和综合运用所学知识解决实际问题的目的。 通过课程设计，应能加强学生如下能力的培养： 独立工作能力和创造力； 综合运用专业及基础知识，解决实际工程技术问题的能力； 查阅图书资料、产品手册和各种工具书的能力； 工程绘图的能力； 编写技术报告和编制技术资料的能力。 2设计要求 (1) 独立完成设计任务 (2) 绘制系统硬件总框图 (3) 绘制系统原理电路图 (4) 绘制系统工程设计图(机箱、控制面板、线路板图、元件布局图、装配连线图等) (5) 编制软件框图 (6) 完成详细完整的程序清单和注释 (7) 制定编写调试方案 (8) 编写用户操作使用说明书 (9) 写出设计工作小结 3系统方案设计 3.1概述 本实验所选用的单片机为AT89C51，时钟计时器用单片机和6位LED数码管显示时、分、秒，以24小时计时方式进行，能整点提醒，使用按键开关可实现时、分调整，秒表/时钟功能转换，省电及定时设定提醒功能。 3.2 系统方案框图 图1：系统方案框图 4硬件介绍 4.1 STC89C51 AT89C52引脚结构 图 2 AT89C52引脚结构 功能特性描述: 与MCS-51单片机产品兼容、8K字节在系统可编程Flash存储器、1000次擦写周期、全静态操作：0Hz～33Hz、三级加密程序存储器、2个可编程I/O口线、三个16位定时器/计数器、八个中断源、全双工UART串行通道、低功耗空闲和掉电模式、掉电后中断可唤醒、看门狗定时器等AT89C51引脚功能描述 VCC : 电源 GND: 地 P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；而在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在flash编程和校验时，P1口接收低8位地址字节。 P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在flash编程和校验时，P2口亦接收低高位地址和其它控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在flash编程和校验时，P3口也接收一些控制信号。P3口亦作为AT89S52特殊功能（第二功能）使用，如下所示。 AT89S52 引脚号 第二功能 P3.0 RXD （串行输入） P3.1 TXD （串行输出） P3.2 INT0 (外部中断0) P3.3 INT1 (外部中断1) P3.4 T0 （定时器0外部输入） P3.5 T1 （定时器1外部输入） P3.6 WR (外部数据存储器写选通) P3.7 RD (外部数据存储器写选通) RST: 复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，