数字集成电路5章习题.docVIP

说明：[难度等级（E容易 M中等 C难），需要的设计工具，与之相关的章节] CMOS反相器 4. [E, None, 3.3.3]对于图5.3中的输出负载为3pF的反相器： a. 计算tplh，tphl和tp b. 上升延时和下降延时是否相等？为什么？ c. 计算静态和动态功耗，假设门的时钟频率尽可能的快。 图5.3 电阻负载反相器 7. 考虑图5.5中的电路。器件M1是一个标准的NMOS器件。器件M2除了阈值电压为负并且其值为-0.4V之外，和M1有共同的特性。假设耗尽型器件M2的所有电流公式和不等式（来决定工作模式）与规范的NMOS器件相同。并假设输入IN有0V到2.5V的摆幅。 图5.5 一个耗尽型负载的NMOS反相器 器件M2的栅极和源极相连。如果VIN =0V，那么输出电压是多少？在稳态，对于这个输入，器件M2的工作模式是什么？ 计算VIN =2.5V时的输出电压。为简化计算，你可以假设VOUT很小。在稳态，对于这个输入，器件M2的工作模式是什么？ 假设Pr(LN=0)=0.3，这个电路的静态功耗是多少？ 8. [M, None, 3.3.3]一个NMOS晶体管用来向一个大电容充电，如图5.6所示： a. 确定这个电路的tpLH，假设输入节点有一个0到2.5V的理想阶跃信号。 b. 假设一个5kΩ的电阻RS用来对电容放电至地，确定tpHL的值。 c. 确定在对电容充电期间从电源得到多少能量。其中多少能量在M1中被消耗？在放电期间，多少能量在下拉电阻上消耗？当RS减小至1kΩ时又是多少？ d. NMOS晶体管用一个PMOS器件代替，kp和原先NMOS的kn相等。替换后的结构是否比以前快？解释为什么。 图5.6 注明W/L比的电路图 12. 考虑图5.9的低摆幅驱动： a. 输出节点（Vout）的电压摆幅是多少？假设γ =0。 b. 输入端有一个从0V 到2.5V的翻转，估算（i）来自于电源的能量和（ii）能量损耗。假设输入信号的上升和下降时间都为0。当输入端有一个从2.5V 到0V的翻转时，重复上面的分析。 c. 计算tpLH（即从VOL变为(VOH+VOL)/2所用的时间）。假设输入信号的上升时间为0。VOL是输入电压为0V时的输出电压，VOH是输入电压为2.5V时的输出电压。 d. 计算考虑体效应时的VOH。假设NMOS和PMOS的γ都为0.5V1/ 2 14. 下面的反相器工作于VDD=0.4V，由|Vt|=0.5V的器件组成。器件有相同的I0和n。 a. 计算这个反相器的开关阈值（VM）。 b. 计算这个反相器的VIL和VIH。 图5.11 弱倒置制度反相器 15. 确定反相器链的尺寸： a. 为了使一个最小尺寸的门（输入电容Ci=10fF）驱动一个大电容（CL=20pF）。你决定引入一个如图5.12所示的二级缓冲器。假设最小尺寸反相器的传播延时为70ps。并假设一个门的输入电容与它的尺寸成正比。确定使传播延时最小时的两个额外缓冲级的尺寸。 图5.12 加入缓冲器驱动大负载 b. 如果你可以加任意级数来获得最小的延时，你会添加几级？这种情况下的传播延时是多少？ c. 描述一下(a)和(b)中的方法的优点和缺点。 d. 确定电路中功耗的一个封闭形式表达式。在分析中只考虑栅电容。电源电压为2.5V和活动性因子为1时的功耗是多少？