3第三章(1.ppt

第三章 组合逻辑电路的分析与设计;逻辑电路的分类：组合逻辑电路 Combinational Logic Circuit 时序逻辑电路 Sequential Logic Circuits;3.1 逻辑电路设计文档标准Documentation Standards;1. 框图 (Block Diagram) ( 3.1.1 )①用方框、圆框等粗略表示系统的输入、输出、功能 模块（或称子系统）；②用带箭头连线表示模块之间主要信息通路、流向和 控制信号。;32位寄存器框图及逻辑图;⒉ 原理图 (Schematic Diagram),： 在逻辑电路图(Logic Diagram)中，详细标明器件类型、端脚之间的连接、信号名等条件细节，再次细化逻辑电路图，所以有时统称逻辑图。 逻辑图参见书P85图3.1( c )。 原理图参见书P95图3.19。;⒋ 结构化逻辑描述 (Structured Logic Description)： 说明结构化逻辑器件的内部功能，如PLA、存储器芯片或者某些具有专门功能的中、大规模器件； 用逻辑等式、状态表(图)、功能表或程序表等形式说明。;3.1.2 门的符号标准 (Gate Symbols Standards);图3.3 常用逻辑门的两种表示形式;⒉ 门的等效符号:;图3.3 逻辑门的等效符号;3.1.3 信号名和有效级 (Signal Names and Active Levels);⒉ 信号的有效级 (Active levels for Signals);⑷ 有效级的约定（即表示法）： ;⑸ 信号名不能采用反变量符号， 不能采用逻辑表达式。;3.1.4 引端的有效级(Active levels for pins);逻辑非符号体制 在本体制下存在两级对应关系：;又例：如图所示;⑵ 二是电路的输入、输出信号的物理量与电路的外部 逻辑状态的对应关系，用正逻辑或负逻辑加以约定。; 负逻辑约定;3.1.5 引端有效级的变换 (Bubble-to-bubble Logic design);1. 引端有效级的变换，包括：;2. 引端有效级的变换规则 (Bubble-to-bubble Logic Design Rules);规则2：逻辑图内部连线的两端，同时加上或删 去逻辑非符号，则逻辑图的功能不变。;规则3：单个逻辑非符号在内部连线两端移动时 逻辑图的功能不变。;规则4：若一个门的输入输出端同时加上或删去逻 辑非符号，或输入、输出信号有效级同时 取反，且门的符号“与”、 “或”互变时，则 得到的新的逻辑图的功能不变。;变换的最终目标;⑵ 若 输入信号有效级 与其 对应的 输入端有效级 一致时， 当该信号有效时，则器件内部逻辑功能有效。;⑶ 若 输入信号有效级 与其 对应的 输入端有效级 不一致时，;3.1.6 图面布局及总线(Drawing Layout and Buses); 需要分页画出的原理图要合理地划分出每页的模块， 既要完整又要使页与页之间的连线尽可能地少，并  清楚地标注出它们之间的连接关系。; 总线的表示法：;3.1.7 时间图 参见书92图3.22和图3.23。;3.2 组合电路分析Combinational Logic Circuit Analysis;3.2.1 穷举法;3.2.2 逻辑代数法;3.2.3 利用摩根定理分析;3.3 组合电路设计 Combinational Logic Circuit Design;一、逻辑问题描述—真值表—逻辑表达式 例 设计一个二进制一位全加器。;输入变量：被加数 Ai、加数 Bi 、来自低位的进位 Ci-1 输出函数：本位和 Si、本位向高位的进位Ci;Ci = AiBi + Ai Ci-1 + Bi Ci-1 Ci = AiBi + Ai Ci