基于VHDLCRC编解码设计.doc

摘 要 循环冗余校验码是一种广泛应用检错编码，本设计以Max Plus II为开发平台利用VHDL语言完成了CRC编解码设计。设计采用了模块化的方法，给出了CRC编解码的结构框图和部分仿真结果，结果表明该系统的设计方案正确。 关键词：VHDL；循环冗余校验（CRC）；检错 ABSTRACT Cyclic redundancy check code is a widely used error detection code, the design of the Max Plus II development platform for the completion of the CRC using VHDL language codec design. Design uses a modular approach, given the structure of CRC decoding block diagram and some simulation results, the results show that the system is designed correctly. Key words: VHDL; Cyclic redundancy check (CRC);Error detection 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc294690945 摘 要 PAGEREF _Toc294690945 \h I HYPERLINK \l _Toc294690946 ABSTRACT PAGEREF _Toc294690946 \h II HYPERLINK \l _Toc294690947 第1章 引 言 PAGEREF _Toc294690947 \h 1 HYPERLINK \l _Toc294690948 1.1 概述 PAGEREF _Toc294690948 \h 1 HYPERLINK \l _Toc294690949 1.2 内容概要 PAGEREF _Toc294690949 \h 3 HYPERLINK \l _Toc294690950 第2章 CRC编解码理论 PAGEREF _Toc294690950 \h 4 HYPERLINK \l _Toc294690951 2.1纠错编码的基本原理 PAGEREF _Toc294690951 \h 4 HYPERLINK \l _Toc294690952 2.2 模2运算原理 PAGEREF _Toc294690952 \h 6 HYPERLINK \l _Toc294690953 2.3 CRC分类 PAGEREF _Toc294690953 \h 7 HYPERLINK \l _Toc294690954 2.3.1 标准的CRC PAGEREF _Toc294690954 \h 8 HYPERLINK \l _Toc294690955 2.3.2 非标准的CRC PAGEREF _Toc294690955 \h 8 HYPERLINK \l _Toc294690956 2.4 循环码理论基础 PAGEREF _Toc294690956 \h 8 HYPERLINK \l _Toc294690957 2.5循环码编码方法 PAGEREF _Toc294690957 \h 10 HYPERLINK \l _Toc294690958 2.5.1 CRC产生操作过程 PAGEREF _Toc294690958 \h 11 HYPERLINK \l _Toc294690959 2.6循环码解码方法 PAGEREF _Toc294690959 \h 11 HYPERLINK \l _Toc294690960 2.6.1 CRC解码操作过程 PAGEREF _Toc294690960 \h 12 HYPERLINK \l _Toc294690961 第3章 方案设计 PAGEREF _Toc294690961 \h 13 HYPERLINK \l _Toc294690962 3.1 实现方案分析 PAGEREF _Toc294690962 \h 13 HYPERLINK \l _Toc294690963 3.1.1 查表法实现方案分析 PAGEREF _Toc294690963 \h 13 HYPERLINK \l _Toc294690964 3.1.2逐位运算法实现方案分析 PAGEREF _Toc294690964 \h 14 HYPERLINK \l _Toc294690965 3.1.3 现实需求分析 PAGEREF _Toc