数字频率计测频系统的设计本科论文.docVIP

南京信息职业技术学院 毕业设计论文 作者 学号 系部 电子信息学院 专业 无线电技术 题目 指导教师 评阅教师 完成时间： 20年 月 日 毕业设计(论文)中文摘要 摘要： 关键词： 毕业设计(论文)外文摘要 Title: igital frequency meter measuring frequency systems Abstract: 100Hz frequency counter is a primary function of the frequency within a certain period of time calculation, this paper introduces the realization of frequency counters: the system in order to MAX + PULSLL II for the development of the environment, through the VHDL hardware description language as a language implementation of the circuit structure description. VHDL language used in a series of statements, such as: component instantiation, if such statement case when statement. And program input and output ports of the interpretation given to achieve the code and simulation waveforms. keywords: 100Hz frequency counter; MAX + PULSLL II; VHDL; simulation; component cases 目录 引言 5 1 数字频率计测频系统设计概述 5 1.1 设计要求 5 1.2 设计意义 5 2 电路数字频率计测频系统设计方案 6 2.1 产生子模块 7 2.1.1 分频模块 7 2.1.2 分频程序及仿真图 8 2.2 计数模块 9 2.2.1 计数模块分析 9 2.2.2 计数模块程序及仿真图 10 2.3 显示模块 11 2.3.1 七段数码管的描述 12 2.3.2 八进制计数器 14 2.3.3 计数位选择电路 15 2.4 总体功能描述 16 3 电路数字频率计测频系统顶层文件 17 4. 结论 19 4.1 系统缺点 19 4.2 改进方法 19 致谢 19 参考文献 19 附表 元件清单 20 引言 1.1 设计要求 获得稳定100Hz频率 用数码管的显示 用VHDL写出设计整个程序 1.2 设计意义 进一步学习VHDL硬件描述语言的编程方法和步骤。 运用VHDL硬件描述语言实现对电子元器件的功能控制。 熟悉并掌握元件例化语句的使用方法 。 熟悉数字式频率的基本工作原理。 熟悉数字频率计中计数显示设计。 熟悉掌握MAX+PLUSⅡ软件的基本使用方法。 2 电路众所周知，频率信号易于传输，抗干扰性强，可以获得较好的测量精度。因此，频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为1s。闸门时间可以根据需要取值，大于或小于1s都可以。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取1s作为闸门时间。 数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路，其原理框图如图1所示。 图2-2 频率计设计基本框架图 2.1 产生子模块 2.1.1 分频模块 分频模块的功能是将输入的外部信号clk进行分频,分频成计数器所需要的计数信号, 使计数器在计数信号有效的时间对外部信号进行计数。根据频率计测量的范