1. 等效采样分析.DOC

数字示波器 摘要：本系统基于数字存储示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，具有实时采样方式和等效采样方式，其实时采样速率≤1MSa/s，并采用顺序等效采样的方式使等效采样速率达到200MSa/s。系统输入频率范围为10Hz～10MHz，输入幅值范围为4mvVpp～8vVpp，周期测量精度优于0.1％，幅值测量误差小于5％。系统具有三档垂直灵敏度和七档水平灵敏度，采用内触发方式，触发电平可通过外部旋钮进行调节，同时也具有单次触发功能。能够对波形进行存储，并且能在需要时调出存储波形进行回放。系统在模拟示波器上显示波形和刻度，并且借助于128*64点阵液晶显示示波器参数及波形信息，功能稳定，波形清晰，人机界面友好。 关键词：数字存储示波器，实时采样，等效采样，取样保持 一、方案论证与选择 系统要求制作一台实时采样方式和等效采样方式的数字示波器，要求测量周期信号的频率范围为10Hz～10MHz，实时采样速率≤1MSa/s，等效采样速率≥200MSa/s，要求包含三档水平扫描速率和三档垂直灵敏度，采用内触发方式，触发电平可调，可扩展存储和单次触发的功能，并能对信号进行幅值和频率的实时测量。 1. 采样方式选择 一般示波器有两种采样方式，实时采样和等效时间采样。 方案一：实时采样。实时采样是在信号存在周期对其采样，故都是在信号经历的实际时间内显示信号波形。根据采样定理，采样速率必须高于信号最高频率分量的２倍。对于周期的正弦信号，一个周期内至少应该有２个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样８个点以上。其优点是采样时间较短，缺点是对A/D 转换其的速度和精度要求很高。 方案二:等效时间采样。使用等效采样法的前提是被测信号是周期出现的，因此，为了重建原信号，可以每一个周期内等效地等间隔地抽取少量的样本，最后将多个周期抽取的样本集合到同一个周期内，这样就可以等效成在一个被测信号周期内采样效果。该方案的优点是采样频率不需要太高，与被采样信号频率相当即可，缺点是要求被测信号是周期的，而且采样过程较慢，比较耗时。 根据题目要求我们选择实时采样和等效采样相结合的方式，实时采样速率≤1MSa/s，即限制了A/D转换器的速率为≤1MSa/s，题目要求水平分辨率至少为20点/div,故我们50KHz以下采用实时采样方式，50KHz～10MHz采用等效时间采样方式，最高等效采样速率可达到200MSa/s。 2．触发方案选择 为了在示波器上显示稳定的波形，必须利用触发使扫描信号与被观测信号保持同步关系，即当满足触发条件时才启动一次扫描。我们采用内触发方式，即以输入的被测信号作为触发源，且采用上升沿触发。 方案一：采用比较器实现，当信号大于所设比较触发电平时，即产生一次触发。但是被测信号为10Hz～10MHz，对比较器的要求较高，而且比较器的边沿容易产生抖动，导致触发不稳。 方案二：通过数字电路电路实现。在FPGA中可通过软件将触发电平写入一个寄存器中，通过A/D对信号进行实时采样，并与该寄存器的值进行比较当大于改值时即产生一个触发脉冲。 由于方案二可排除硬件毛刺产生的干扰，触发和波形较稳定，且易实现触发电压的调整，故采用方案二。 3．频率测量 方案：测周法，即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于低频信号的测量。 方案：相关计数测频法(等精度测频法)。这种方法和测周法很相似，不同的是测周法测量时间为被测信号的一个周期，不是固定值，测较高频率时测量时间过短，造成精度不够；而等精度测量法的测量时间并不是被测信号的一个周期，而是人为设定的一段时间。闸门的开启和闭合由被测信号的上升沿来控制，测量精度与被测信号频率无关，因而可以保证在整个测量频段内的测量精度保持不变。 图1 系统总体框图 系统框图如图1所示，系统以单片机AT89S52和FPGA为控制核心。被测10Hz～10MHz信号经由射极跟随器构成的阻抗匹配电路输入系统，为实现三档垂直灵敏度，共设置三级程控放大电路，然后信号经加法器变为单极性信号，经设计的采样保持电路送入A/D转换器进行采样。A/D转换器采用1Msps采样速率8位的MAX118。同时程控放大后的信号经测频整形电路送入FPGA进行测频，并经峰值检波电路由12位A/DMAX197采样，进行幅值测量。同时MAX197采样触发电平调节电位器电压，实现触发电平的调节。FPGA内部实现等精度测频，当所测频率小于50KHz时即采用实时采样，当所测频率大于50KHz时，采用等效时间