VIC功能规.docVIP

概述 术语、缩略语及相关定义 缩略语 VIC vector interrupt controller 矢量中断控制器 DCR the device control register 设备控制寄存器 FIQ fast interruput request 快速中断请求 IRQ interruput request 普通中断请求 相关定义 输入输出方式约定如下： I 输入 O 输出 寄存器访问方式约定如下： RO 只读 WO 只写 R/W 可读可写 R/C 可读，进行写‘1’操作会清‘0’ N/A 不确定、不关心 寄存器复位值表达方式约定如下： 0x 其后所跟的数值为16进制 其它术语约定如下： 字节 指8位数据 半字 2个字节，即16位数据 字 4个字节，即32位数据 功能描述 特性 VIC具有以下特性： 支持32路中断； 支持电平中断和沿中断； 中断极性、中断类型和中断优先级可编程； 支持软中断； 支持DCR访问方式； 寄存器存储模式为小端模式。 信号列表 VIC模块的信号及其描述见 REF _Ref304281873 表1。 表 SEQ 表 \* ARABIC 1　VIC模块信号列表 端口信号名 方向 位宽 信号功能 DCR_Clk I 1 DCR时钟。 dcr_rst I 1 DCR复位信号，高有效。 dcr_base_cfg I 10 DCR基址信号线。 dcr_write I 1 DCR写信号，高有效。 dcr_read I 1 DCR读信号，高有效。 dcr_abus I 10 DCR地址总线。 dcr_sl_dbus I 32 DCR写数据线。 vic_dcrack O 1 DCR读写响应。 vic_dcrdbus O 32 DCR读数据线。 vic_intsource I 32 VIC中断源。 vic_fiq O 1 FIQ信号。 vic_irq O 1 IRQ信号。 vic_vectaddrout O 32 VIC向量中断地址。 功能描述 VIC模块提供了芯片内部中断源与外部中断源到处理器中断的路由和控制。功能框图如 REF _Ref305143368 \h 图1所示，描述了VIC模块内部的功能模块划分。 图 SEQ 图 \* ARABIC 1　VIC功能框图 向量中断控制器（VIC）提供芯片内部中断源与外部中断源到处理器中断的路由和控制。VIC共支持32路中断源，每个中断源在寄存器中的对应位与中断源的序号相同，如中断源0对应寄存器中的位为‘0’，依此类推。 每路中断源的中断方式及中断极性都可编程，且可受软件控制产生软中断。软件中断的产生是通过控制软中断寄存器产生的。这些软中断与外部中断源的作用相同，但清除操作需要通过软件对中断清除寄存器（VICSoftIntClear）对应位进行写操作来完成，通常在中断服务程序退出前清除软件中断。 VIC支持两种中断：IRQ中断与FIQ中断。每路中断源究竟是产生FIQ中断还是IRQ中断，通过中断选择寄存器（VICINTSELECT）进行确定，如果对应位为‘1’，则表示路由至FIQ中断，如果对应位为‘0’，则表示路由至IRQ中断。注意在设置时尽量保证系统中只有一路FIQ中断。 VIC会依据中断选择寄存器（VICINTSELECT）及中断使能寄存器（VICINTENABLE）的设置将中断源的状态（原始中断状态）分别反映到IRQ状态寄存器（VICIRQSTATUS）和FIQ状态寄存器（VICFIQSTATUS）。 FIQ和IRQ具有不同的中断路由路径，即VIC可以同时产生FIQ中断和IRQ中断，但如果同时有多个IRQ中断源有效，VIC会在产生IRQ中断时依据优先级排序的结果将最高优先级的中断源的ISR入口地址放入向量地址寄存器（VICVECTADDR）。向量中断0～15的优先级依次降低，非向量IRQ中断优先级最低。 FIQ中断拥有最高优先级，没有向量，可以打断任何中断。大部分情况下系统只有一个FIQ中断，这样当FIQ中断到达CPU之后，CPU可直接跳转到对应的FIQ中断服务程序去执行服务程序，效率高。如果系统中不止有一个FIQ中断，则当FIQ中断到达CPU之后，CPU首先要做的就是读取VICFIQSTATUS寄存器，判断是哪一个FIQ中断源发出的中断申请，然后再进入相应的中断服务程序，这样会大大降低FIQ中断（快速中断