高速PB板的设计导则(基于设计的角度).docVIP

高速PCB板的设计导则（基于设计的角度） 李富同，秦伟芳，山其贤，Wayne Hunter(安捷伦科技上海有限公司，上海200131) 设计四准则：一，信号电流环路面积要最小。我们知道所有的电子信号有电压也有电流，信号电流总是要回到其源头，把信号电流环路面积设计最小是防止信号辐射或耦合至其他电路最重要的一个因素，PCB设计者要使得信号电流的流向以确保每个信号电流都有一条低抗阻路径回到源头；二，不要在连接端口之间放置高频电路。I/O连接端口是电磁能量从板上辐射出去和从外界耦合至板上最可能的路径。即使电缆被屏蔽的很好，电路位于一个大的完整信号回流地平面之上，在两个连接端子之间带有电缆的高速电路也很容易导致辐射超出标准要求，并且位于两个电缆连接端子之间的电路也很难受到保护；三，控制数字信号的转换时间，在时钟基频的10-100次谐波频率上超出标准的要求是很常见的，通过控制信号的上升下降时间，可以很好的衰减高次谐波不降低信号质量和误码率；四，为信号回流提供一个完整的地平面（不要有裂缝和间隙），这其实是第一条规则的必然推论，但这里需要说明的是，如果在信号回流平面上割出一条缝隙会迫使高频电流通过高阻抗的路径回到源端，这会导致辐射EMI的问题。当然在很少的情况下可能需要在平面上割出一个缝隙，这时应慎重考虑。 详细设计如下： 二.元器件的放置元器件的放置非常重要，其直接导致信号的流向，应注意的方面很多。 *时钟发生器的放置 1．应使时钟信号的走线最短，应远离敏感I/O驱动电路（如Audio，USB，NIC等）至少1英寸的距离，且必须远离I/O的接口。 2.也应远离主板上的内部接口（如DC电源，IDE，Diskette，SCSI等）；时钟电路应离PCB板边缘至少一英寸距离。 *CPU/内存/MCH（ICH）/FPGA（高频）的器件放置距离敏感I/O电路至少一英寸（如AUDIO，USB，NIC，kybd/Mouse），需远离I/O接口处。应远离板上的内部接口（如DC电源，IDE，Diskette，SCSI等）。 *在设计流程上要进行元器件放置的评审(评审内容应包括元器件的放置和PCB板的布线以及相应的分析) 四.PCB板的叠层布线 *叠层布线一般方法 1.首先布高速总线和时钟线。 2.时钟发生器电路的串线终端电阻应放在离源IC管脚不远于6mm处，为减小板的尺寸，PCI/Memory等时钟电路的匹配电阻可使用贴片电阻。 3.高速总线/时钟信号的层间跃变应尽可能少，不应超过3次。 4.高速信号线和时钟线要远离I/O的接口处。 5.所有的时钟走线应遵循3W的准则(包括相邻层和同一层的时钟信号线，W为线中心线之间距)。 6.所有高速时钟AC终端离负载芯片管脚不应超过0.5英寸。 7.高速时钟总线应遵循3W原则，(包括视频和一些EMI敏感信号线如Audio，USB，Kybd/mouse，NIC，Re-set Lines)。 8.避免I/O信号线（USB，Kybd/mouse，Audio，Serial，parallel，NIC）穿越高速、高频和大电流区域（如CPU,时钟发生器，内存，ICH，MCH等）。 9.把I/O口滤波器件尽可能靠近连接口处。 10.在靠近参考平面边缘的3H内不要走任何信号线或时钟线，高速或低速线（这里H是走线与参考平面的间距）。 11.无伦是在同一叠层或邻近层上，时钟线与I/O信号线不要平行或靠近。 12.电源层也应遵循20H原则（H为电源层与地层的间距）。 13.避免任何信号（高速或低速）穿越Moats区域。 14.避免无关的走线穿越时钟地或电源分割区域。 15.第一层上时钟信号发生器的下面区域避免走信号或打信号的Via孔。 目前，多层板应用越来越普遍，其中应用较多的有四层板，六层板和八层板，其也有一些特定的布线方法。 *四层板的叠层布线（参见图1） 1.高速总线、时钟线应最好放于L4层上。 2.L1层上的高速总线或时钟线不要穿越电源分割区域或Moat区域。 3.时钟发生器下面的区域（L1层）应使用经过滤波的电源分割区域供电，使用尽可能宽的走线连接到IC的管脚。 4.如时钟信号从L1到L4层间跃变，在信号Via孔旁须有一个地Via孔（小于1.22mm），跃变应处于L2上的地岛上。 5.时钟信号从L1到L4的层间跃变，如位于L2地岛之外，在每个跃变的Via孔处应有一个去耦电容。电容应尽可能靠近Via孔，小于200mils。 *六层板的叠层布线（参见图2） 1.高速总线/时钟线应放在高速区1。 2.L3上的高速总线/时钟线应避免穿过L4的电源分割区域。 3.尽量避免高速区之间的总线/时钟线的跃变，如果必需，不应超过两次。 4.穿过C-Plane的跃变保持最小数量（会降低C-Plane的效果）。 5.如果高速总线需要在高速区之间跃变，必须在