带DDR2 RAMPCB层叠结构设计.pdfVIP

中国科技论文在线 带DDR2 RAM 的PCB 的层叠结构设计 1 2 张晨鹂 ，廖洲 1 武汉理工大学信息学院，武汉（430070 ） 2 华中科技大学电信系，武汉（430070 ） E-mail: zcl__1986@163.com 摘 要：随着处理器的速度的提高，其对外部存储器的速度要求也越来越高，这样导致PCB 的设计难度也会随之而增加。论文研究了PCB 叠层设计过程以及工程上常用到的材料规格， 并讨论了层叠结构对阻抗，信号回路的影响。该论文还分析在绘制带有 DDR2 芯片的电路 板时如何根据阻抗的需要设计层叠结构，并结合实际的工艺制作中的情况，重点提出在设计 叠层结构的时候应该注意的参数改变的问题，并分析了参数改变的原因以及解决办法。 关键词：SI9000；层叠结构；信号回路；镜像平面；介电常数 中图分类号：TP393.0 1 引言 随着语音视频压缩处理技术的发展，以及各种智能分析算法的出现，语音和视频处理芯 片的处理速度也日益提升。例如，TI 公司的最新的 DAVICI 多媒体信号处理器的速度已经 达到了 1GHZ。在这样高的速度下，芯片对外部存储器速度的要求也日益提升。从 DM642 的 SDRAM，到最新的DM6467 所要求的 DDR2，其外部存储器的速度已经从 100MHZ 提升 到了 800MHZ[1] 。然而随着速度的提高，有关反射、串扰等对信号完整性的影响也逐渐体现 出来。因此，我们有必要对PCB 的叠层结构、布线约束等进行正确的设计，并在PCB 投板 前进行仿真，以达到信号完整性的要求。本文主要讨论了带有 DDR2 RAM 的PCB 在阻抗和 层叠结构上的设计以及在实际制作中会遇到的一些问题。 2 带 DDR2 RAM 的 PCB 的阻抗需求 DDR2 RAM 对 PCB 的阻抗需求是单端 60 欧，误差+10%[2] 。而决定 PCB 的阻抗的因素， 除了覆铜厚度，布线的宽度等，还跟 PCB 的材质，介电常数等有关。对于单端的PCB 走线 的阻抗，可以由以下公式计算得到[3] ： 微带线的阻抗计算公式为： 87 5.98h ln( ) (1) ε +1.41 0.8w +t r 带状线的阻抗计算公式为： 60 1.9b ln( ) (2) ε 0.8w +t r 其中，Er 为介质的介电常数，t 为传输线覆铜的厚度，h 和 b 为介质的厚度，w 为传输 线宽。由上式可以看出：PCB 走线的阻抗与介质的厚度成正比，与介电常数、传输线覆铜 的厚度和传输线宽成反比。 知道了 PCB 阻抗的需求以及阻抗如何计算实现后，我们就可以根据需求设计PCB 的叠 层和走线宽度了。从公式我们可以看出，计算还是相当复杂的，但是在如今，随着计算机技 术的飞速发展，这种传统的复杂的计算已经有很好的软件去完成了。本次计算所采用的软件 就是 SI9000。 SI9000 是 POLAR 公司出品的一款功能强大的 PCB 阻抗计算软件，它可以实现从普通 -1- 中国科技论文在线 无阻焊覆盖的微带线(Microstrip) 、带阻焊覆盖的微带线、嵌入式微带线、带状线（sripline ） 到普通差分线和埋入式差分线等的阻抗计算。 3 层叠结构对返回路径的影响 在设计的需求中，我们采用的是 8 层板的 PCB 设计，PCB 的厚度设计为 1.6mm。由于 主芯片采用的是 BGA