微处理器系统原理及应用-1.pptVIP

数据 实质是指令所指定的操作数的值 寄存器操作数，由控制部件根据指令要求直接使用指定的寄存器中保存的值 存储器操作数，由控制部件根据指令要求指挥总线单元从存储器中访问指定地址的数据。 数据访问时只能为8位、16位、32位和64位。 数值本身没有正负之分，由指令本身来决定。 指令与数据 示例 0xF04F0001 数据 32位数，值为4031709185或-263258111 指令 32位指令 MOV r0, #1（将值1赋给寄存器r0） 0x4601 数据 16位数，值为17921 指令 16位指令 MOV r1, r0（将寄存器r0值赋给寄存器r1） 0xff01 数据 16位数，值为65281或-255 指令和数据的存储 指令 用来描述具体算法，指挥处理器进行各种操作。 预先存放在ROM中。 处理器加电后，通过读取存储器来获得指令，进而进行预定的各种操作。 数据 各种操作的对象。 既需要读取又需要保存的数据只能存放RAM中。 只需要读取的数据可以保存ROM或RAM中。 RAM中数据的初始值只能保存在ROM中，加电后通过指令一一读出并保存在RAM的数据中。 存储结构 存储方式 ROM 保存不易失的信息，如启动代码和用户程序 ROM地址在启动时首地址必须为0x0，否则无法获取运行所需要的参数。 RAM 保存程序运行中所需要的临时使用的数据或临时使用的程序。 存储类型 指令：ROM（启动后直接运行的）、RAM（运行过程中用户加载的） 数据：ROM（只读数据）、RAM（可读取数据） 微处理器结构 算术逻辑单元（ALU） 进行算术运算、逻辑运算和移位操作，用来进行数值计算和产生存储器访问地址。 寄存器组 进行必要运行信息和临时数据的保存 总线控制单元 产生对指令或数据读取的电信号及时间顺序（时序） 微处理器处理流程 微处理器周而复始地进行“取指－译指－执行”这三个基本工作。 微处理器将程序计数器（PC）的值作为下一条要读取的指令的地址，从该地址读取规定数目的字节后保存在指令寄存器（IR）中。与此同时自动增加PC值，使其指向后续指令的地址。 译指电路对其进行译码，将数值转换成规定的控制信号。 逻辑控制单元通过输出相应的控制信号指挥ALU、寄存器组和数据总线单元进行相应操作。 处理器指令运行控制流程 处理器利用重复的机器周期来执行程序中的指令，一步一条，从开始到结束 程序存储与执行 微处理器主要工作是执行算法程序的代码，按照代码进行信息处理 代码是人为编制的，需要保存在一种存储设备中，不管是否加电都要能够保存 解决的方法 一个微处理器系统必须拥有ROM 算法程序代码可以放在ROM中，也可以放在外部海量存储器中 存放在外部海量存储器中的算法程序代码必须加载到RAM中才可以执行 外接外部海量存储器的微处理器系统中，ROM必须有这样的功能程序代码，它能够驱动外部海量存储器、加载其中的程序代码到RAM中和执行RAM中的程序代码等功能 * * 冯·诺依曼结构与哈佛结构的存储器设计思想 根据程序（指令序列）和数据的存放形式，存储器设计思想可分为冯·诺依曼结构与哈佛结构 * * 冯·诺依曼结构 冯·诺依曼结构也称为普林斯顿结构，是一种传统的存储器设计思想 即指令和数据是不加区别地混合存储在同一个存储器中的，共享数据总线 CPU与共享存储器间的信息交换成了影响高速计算机和系统性能的“瓶颈” Intel公司的80x86CPU，ARM公司的ARM7，MIPS公司的MIPS等 冯·诺依曼体系结构 指令寄存器 控制器 数据通道 输入 输出 中央处理器 存储器 程序 指令0 指令1 指令2 指令3 指令4 数据 数据0 数据1 数据2 * * 哈佛结构 哈佛结构的指令和数据是完全分开的 哈佛结构至少有两组总线： I-BUS：程序存储器（PM）的数据总线和地址总线 D-BUS：数据存储器（DM）的数据总线和地址总线 由于指令和数据分开存放，可以使指令和数据有不同的数据宽度 Motorola公司的MC68系列，ARM公司的ARM9、ARM10和ARM11。大多数数字信号处理器（DSP） 哈佛体系结构 指令寄存器 控制器 数据通道 输入 输出 CPU 程序存储器 指令0 指令1 指令2 数据存储器 数据0 数据1 数据2 地址 指令 地址 数据 * * 应用 现代微型计算机中的高速缓冲存储器（Cache）采用哈佛结构，将Cache分为指令Cache和数据Cache两个部分 将冯·诺依曼结构和哈佛结构结合起来，不仅可以提高存储器的利用率，而且可以提高程序执行的效率，缩短指令执行的时钟周期 不同的指令体系结构 指令的强弱是处理器的重要指标 指令集是提高处理器效率的最有效工具之一 现阶段的指令体系结构，指令集分为复杂指令集(CISC)和精简