原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
西工大数电实验彩灯控制电路精要
实验四 彩灯控制电路
一、实验目的：
1、熟悉Quartus II界面，掌握软件的基本操作
2、掌握使用硬件描述语言编辑的方式完成电路的设计与功能的仿真
3、完成实验要求电路
二、实验设备：Quartus II 软件、DE0开发板
三、实验原理：
1、Quartus II硬件描述语言设计
Quartus II中可以使用VHDL和Verilog HDL进行硬件的描述，然后生成相应的元件，在库文件中可以调用。
2、DE0开发板基本使用
2.1 开关
开发板DE0提供了 10个拨动开关，分别以SW0到SW9标注。它们分别直接连接到Cyclone III FPGA芯片上。开关拨至上方对应的FPGA输入为高电平（3.3V）；当开关拨至下方对应的FPGA输入为低电平（ 0V）。
2.2 LED灯
板上提供了 10个用户可控的发光二极管，分别以LDE0到LED9标注。它们分别连接到Cyclone III FPGA芯片上。当FPGA对应输出端口为高电平时，点亮相应的发光二极管。发光二极管的引脚分配如图显示。
2.3 7段数码管
板上提供了4个7段共阳极数码管，分别以HEX0到HEX3标注。它们如下图所示方式连接到FPGA芯片上。当FPGA对应输出端口为低电平时，点亮数码管相应的段；当FPGA对应输出端口为高电平时，熄灭数码管相应的段。数码管的各段位置索引如下所示。4个7段共阳极数码管的各段引脚与FPGA引脚引脚分配如下所示。
三、实验内容：
1、彩灯控制电路要求控制4个彩灯 ；
2、两个控制信号:
K1K0= 00 灯全灭
01 右移，循环显示
10 左移，循环显示
11 灯全亮
3、在FPGA七段数码管上按1HZ的频率依次显示该组成员每人学号后四位
四、实验结果
1、源代码：
library ieee;
use ieee.std_logic_1164.all;
entity ledcontrol is
port(clk:in std_logic;
keyin:in std_logic_vector(1 downto 0);
ledout:out bit_vector(3 downto 0);
ledseg:out bit_vector(0 to 6));
end ledcontrol;
architecture fwm of ledcontrol is
signal tmpstate :bit_vector(3 downto 0):=0001;
begin
process(clk)
variable counter :integer:=0;
variable counter1:integer range 0 to 7:=0;
variable counter2:integer:=0;
begin
if(clkevent and clk=1) then
counter:=counter+1;
if(counter
then --0.5s=50M/2-11
counter:=0;
case keyin is
when 00=tmpstate=1111;
when 01=if(tmpstate=1111 or tmpstate=0000)
then tmpstate=0001;
else
tmpstate=tmpstate rol 1;
end if;
when 10=if(tmpstate=1111 or tmpstate=0000)
then
tmpstate=1000;
else
tmpstate=tmpstate ror 1;
end if;
when others=tmpstate=0000;
end case;
--tmpstate=tmpstate rol 1;
end if;
if(counter2 then
counter2:=0;
if(counter1=8) then
counter1:=0;
else
counter1:=counter1+1;
end
文档评论（0）