通信工程实验报告精要.docxVIP

通信工程实验报告班级：通信2012-04班学号姓名：刘涛实验一：FPGA实验_BDPSK调制解调器设计一、实验目的⒈ 学习BDPSK 原理的硬件实现方法。⒉ 学习用VerilogHDL 硬件描述语言建模时序逻辑电路的能力。实验报告要求由于在 BPSK 解调中，相干载波恢复可能出现相位模糊，所以在实际应用中经常采用 BDPSK（二进制差分相移键控）方式。BDPSK 方式不需要在解调端恢复相干参考信号， 非相干接收机容易制造而且成本低，因此在无线通信系统中被广泛使用。在 BDPSK 系统 中，输入的二进制序列先进行差分编码，然后再用 BPSK 调制器调制。⒈ BDPSK 调制系统的结构图。（Microsoft Visio 中截图）⒉ BDPSK 调制器模块的VerilogHDL 代码及注释。⒊ 功能仿真和时序仿真结果的波形。（ModelSim 中截图）⒋ （选做）开发板验证后的波形。（示波器上拍照）实验结果调制器和解调器的外引脚图和内部结构图图1.1 调制器的外部引脚图1.2 调制器的内部结构图1.3 解调器的外部引脚图1.4 解调器的内部结构2、调制器模块和解调器模块的 VerilogHDL 代码及注释（1）差分编码module chafen( reset_n,clk,a,b );input reset_n;input clk;input a;outp