EDA实验一：数字系统EDA技术简介以及练习.pptVIP

* * CASE语句中的条件表达式可以有如下4种表示形式： WHEN 值 = 顺序处理语句； WHEN 值|值|……|值 = 顺序处理语句； --用于多个值相或 WHEN 值 TO 值 = 顺序处理语句； --用于一个连续的整数范围 WHEN OTHERS = 顺序处理语句； --用于其他取值 FOR_LOOP语句与高级语言的循环语句一样，使程序按照一定的规则重复执行； FOR_LOOP语句的书写格式如下： FOR_LOOP语句 [标号：] FOR 循环变量 IN 循环范围 LOOP 顺序处理语句； END LOOP [标号]； FOR i IN 0 TO 31 LOOP temp:=temp XOR din(i); END LOOP; 例如： NULL是个空操作语句，执行NULL语句使程序走到下一个语句； 例如： CASE sel IS WHEN 0 | 7 = q=NOT d; WHEN OTHERS = NULL; END CASE; NULL语句 并行语句 所有并行语句在结构体中的执行都是同时进行的，与它们的书写顺序无关，这种并行性是由硬什本身的并行性决定的。 进程语句是个复合语句，由一段程序构成； 各个进程是并行执行的，但进程内部的所有语句却是顺序执行的； 进程语句的语法描述如下： [标号：] PROCESS（敏感信号表） [声明区]；--此处声明变量、数据类型等用于进程中的局部声明。 BEGIN --进程开始 顺序语句； …… 顺序语句； END PROCESS [标号]； --进程结束 进程语句 例如，异步清零4位二进制计数器： PROCESS(clk,rst) --进程开始 BEGIN IF(rst=0) THEN q=0000; --异步清零 ELSIF(clkevent AND clk=1) THEN q=q+1; --clk上升沿计数加1 END IF; END PROCESS; --进程结束 敏感信号表是进程中一些被关注的信号，只有当其中的某个信号发生变化时，该进程才被激活（执行）。 并行信号赋值语句 信号赋值语句在进程内部使用时，它以顺序语句的形式出现； 当信号赋值语句在进程之外使用时，它又是并行语句的形式出现； 并行信号赋值语句有3种形式： 简单信号赋值语句：q=c+d； 条件信号赋值语句： y=a0 WHEN s=”00” ELSE a1 WHEN s=”01” ELSE a2 WHEN s=”10” ELSE a3; 选择信号赋值语句： WITH s SELECT y= a0 WHEN “00”, --注意：句末是“，”而不是“；” al WHEN “01”, a2 WHEN “10”, a3 WHEN OTHERS; --最后一句为“；” 4、VHDL语言源文件实例 假设：计数器的时钟端为clk，异步清零端为nclr，同步置数端为ld，置入数据端为din，计数使能端为en，计数器输出端为qh和ql，进位输出为co。 设计一个异步清零、同步置数，带计数使能和进位输出的60进制BCD码计数器 LIBRARY ieee； --库调用说明 USE ieee.std_logic_1164.ALL; --程序包调用说明 USE ieee.std_1ogic_unsigned.ALL; ENTITY cnt60 IS --实体开始 PORT (clk,nclr,ld,en:IN std_logic; --端口说明 din：IN std_logic_vector(7 DOWNTO 0); qh：BUFFER std_logic_vector(3 DOWNTO 0); ql：BUFFER std_logic_vector(3 DOWNTO 0); co：OUT std_logic)； END cnt60; --实体结束 ARCHITECTURE behave OF cnt60 IS --结构体开始 BEGIN CO=’1’ WHEN (qh=”0101” AND ql=”1001” AND en=’1’) ELSE‘0’; --进位输出 PROCESS(c1k，nclr) --进程开始 BEG