Cadence设计系统-简介.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Cadence设计系统-简介资料

版图验证工具-Dracula Dracula 的处理流程 版图验证工具-Dracula How to Use Dracula Tool 创建/获取命令文件; 填充设计数据信息; 编译命令文件; 提交执行文件; 查询验证结果报表并修改错误; 版图验证工具-Dracula 版图-GDSII 格式转换 WHY:Dracula 处理对象是GDSII文件 操作步骤: 执行:CIW-File-Export-Stream… 弹出如下窗口: 版图验证工具-Dracula 运行目录 输出文件名 What is this? 版图验证工具-Dracula It is this,the two units should be consistent! These two items should be changed according to your design 版图验证工具-Dracula Dracula-DRC Function of DRC 检查布局设计与制程规则的一致性; 基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系; 设计规则的规定是基于process variation, equipment limitation,circuit reliability; 特殊情况下,设计规则允许有部分弹性; Dracula-DRC Find DRC Errors with InQuery Dracula-DRC Dracula DRC 验证步骤: 把版图的GDII文件导出到含有DRC规则文件的目录(run directory)下; 更改DRC文件中的INDISK和PRIMARY值; 在xterm中,进入含DRC规则文件的运行目录下,依次输入如下命令: % PDRACULA %:/get DRC文件名 %:/fi % Dracula-DRC 打开待检验单元的版图视图,在工作窗口选择Tools-Dracula Interface (对于4.45以下版本,选择Tools-InQuery),工具菜单里多出DRC、LVS等项。 Dracula-DRC 选择DRC-setup,弹出如下图所示对话框,在Run Directory栏中填入运行DRC的路径后,点OK,打开的版图中会出现错误标记。 Dracula-DRC Dracula-LVS Dracula LVS(包含器件提取)步骤: 1.把版图的GDSII文件导出到含有LVS规则文件的目录; 2.把单元的hspice网单文件导出到含有LVS规则文件的目录; 3.更改LVS规则文件中的INDISK和PRIMARY值; 4.在控制终端的含LVS规则文件的目录下输入: %LOGLVS %:cir 网单文件名 Dracula-LVS %:con 原理图单元名 %:x %PDRACULA %:/get LVS规则文件名 %:/fi % Dracula-LVS LVS 比较结果查看: 按上述步骤执行完LVS后,工作目录下会生成名为lvsprt.lvs的文件,打开此文件可以查看LVS结果报告。如果版图与电路图匹配,会显示“LAYOUT AND SCHEMATIC MATCHED”,否则,会列出Discrepancy项,并注有不能匹配的部分在版图中的坐标和网单中的器件名。 Dracula-LVS InQuery for LVS Setup environment for lvs Dracula-LVS Select error Dracula-LVS Display net or device Dracula-LVS Schematic-CDL网表转换: CIW-File-Export-CDL… Dracula-LVS Remarks Layout Design Setup for the Design Workflow for the Cell-based Design Concept of Hierarch Design Layout Verification Setup for the Verification Consistent Node Name Debug with Design Rule in Mind Remarks Experiment Demo Design Stytle Capture Process Remarks Experiment Demo Design Stytle Capture Process * * 绘制反相器版图 9 Virtuoso

文档评论(0)

10577 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档