触发器flip-flop - 浙江大学个人主页.PPT

EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * * Spring 2015 ZDMC – Lec. #1 – 5 课后作业 查阅： 国际电路公司的 触发器、同步计数器、异步计数器芯片的型号、电参数、速度…… 图书馆资源：电子器件天地, 软件 习题：《数字系统设计》补充作业— 第4章集成触发器 4.1, 4.3, 4.5, 4.7, 4.9;(见/wdwd） 教材/P248: 5.27, 5.28; (4月7日交) 自学Verilog HDL语言（第九章） 阅读： 推荐主页上英文版电子书，“Digital_Systems_Principles_and_Applications”，CHAPTER 5 详细、实用较强； ch6.1-6.3; Ch6.4-6.6 EE141 * EE141 * EE141 * 上课说明此门课程的成绩合成：平时成绩包括平时小测验、期中考试、作业、出勤、课堂讨论、论文 EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * Edge-Triggered Flip-Flops (cont’d) Positive edge-triggered Inputs sampled on rising edge; outputs change after rising edge Negative edge-triggered flip-flops Inputs sampled on falling edge; outputs change after falling edge * Spring 2015 ZDMC – Lec. #1 – 5 positive edge-triggered FF negative edge-triggered FF D CLK Qpos Qpos Qneg Qneg 100 5. Negative Edge Trigger FF in Verilog * Spring 2015 ZDMC – Lec. #1 – 5 module d_ff (q, q_bar, data, clk); input data, clk; output q, q_bar; reg q; assign q_bar = ~q; always @(negedge clk) begin q = data; end endmodule 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 * Spring 2015 ZDMC – Lec. #1 – 5 注：如果没有特别指明，以后说的有时钟的触发器默认都是指边沿触发的触发器 一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器 * Spring 2015 ZDMC – Lec. #1 – 5 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 约束条件 * Spring 2015 ZDMC – Lec. #1 – 5 二、JK触发器 1.定义 * Spring 2015 ZDMC – Lec. #1 – 5 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0